圖1：高速串行鏈路的基本架構

 

 

對於係統/芯片的接收端測試
，會有幾個方麵的挑戰
，第一是loopback (環回)模式的Training,第二是link（鏈路）training。隻有這兩個部分的協商正確完成的前提下，才能保證測試的順利完成。不管是loopback training 還是link training，都要求Bert具備和被測設備自動的協商功能，通過基於協議的握手和雙向溝通去使被測設備進入環回模式和均衡的自適應。

 

如圖二，支持各種協議的係統/芯片在上電後會通過與對端設備的多次協商進入不同的子狀態機，在接收端容限測試的時候需要使被測芯片的狀態機從Config或者Recovery狀態進入loopback的子狀態
，這個實現需要Bert模擬一個真正的對端設備去發送符合該協議的碼型係列去training 被測設備。同時Bert也要能實時的解析被測設備的協議係列以確認其是否被成功training
，否則需要重新修改設置來發送training的碼型序列。如圖3
，泰克的BSX係列誤碼儀最高可以支持單通道32Gbps的de實shi時shi數shu據ju發fa送song和he接jie收shou
，可ke以yi直zhi接jie產chan生sheng和he接jie收shou並bing同tong時shi解jie析xi協xie議yi的de數shu據ju包bao，而er不bu像xiang其qi他ta廠chang商shang隻zhi能neng在zai較jiao低di速su的de時shi候hou實shi現xian數shu據ju直zhi接jie產chan生sheng和he接jie收shou，而er高gao速su標biao準zhun則ze需xu要yao通tong過guo兩liang個ge通tong道dao合he並bing成cheng單dan通tong道dao進jin行xing發fa送song，並bing在zai接jie收shou端duan則ze將jiang單dan通tong道dao再zai分fen解jie成cheng兩liang個ge通tong道dao進jin行xing接jie收shou。這zhe樣yang會hui導dao致zhi高gao速su標biao準zhun的de時shi候hou不bu能neng實shi現xian真zhen正zheng基ji於yu協xie議yi的de協xie商shang。

 

圖2：PCIe/USB3.1等協議標準的各種狀態機。

 

 

圖3:BSX係列誤碼儀支持單通道的高速協議數據的發送和接收解析

 

 

如圖3，除了loopback training以外
，另一個重要的步驟是link training（鏈路協商），需要Bert和DUT進行FFE/DFE的實時協商來補償鏈路的損耗，以達到最低的誤碼率。在USB3.1/PCIe協議中發送端會有多個級別的FFE來靈活對信號發送端進行均衡補償，在接收端也會有CTLE和DFE多級組合來進行補償。（詳細的鏈路協商步驟細節可以參考泰克的相關應用文章-《克服第4代I/O應用中的接收機測試挑戰》）。這個鏈路協商同樣需要Bert能夠在一定程度上去模擬一個真實設備和被測設備進行溝通
，解析並響應被測設備的要求去調節信號輸出的FFE參數，並根據誤碼率來請求被測設備調節其輸出的FFE參數和接收端的CTLE/DFE參數
，以達到最佳的誤碼率。同樣這個時候也需要BERT具備單通道直接輸出和接收並解析基於協議的碼型序列達到與被測設備的實時協商。

 

除了進行一致性測試以外

，對於芯片的驗證過程中還經常會進行問題定位，當出現誤碼的時候，大部分工程師會去搬一台示波器來lai使shi用yong示shi波bo器qi觀guan察cha信xin號hao波bo形xing來lai進jin行xing抖dou動dong和he眼yan圖tu分fen析xi來lai進jin行xing調tiao試shi，這zhe時shi候hou得de把ba信xin號hao重zhong新xin連lian接jie到dao示shi波bo器qi來lai進jin行xing信xin號hao的de捕bu獲huo，而er且qie並bing不bu容rong易yi把ba誤wu碼ma和he示shi波bo器qi捕bu獲huo的de波bo形xing直zhi接jie關guan聯lian起qi來lai找zhao到dao誤wu碼ma的de原yuan因yin。往wang往wang你ni旁pang邊bian並bing沒mei有you一yi台tai高gao帶dai寬kuan示shi波bo器qi供gong你ni隨sui意yi使shi用yong。由you於yu泰tai克ke的deBSX係(xi)列(lie)誤(wu)碼(ma)儀(yi)能(neng)夠(gou)精(jing)確(que)的(de)統(tong)計(ji)誤(wu)碼(ma)的(de)個(ge)數(shu)和(he)誤(wu)碼(ma)出(chu)現(xian)的(de)時(shi)間(jian)
，所(suo)以(yi)能(neng)夠(gou)實(shi)現(xian)精(jing)準(zhun)的(de)誤(wu)碼(ma)定(ding)位(wei)。這(zhe)個(ge)強(qiang)大(da)的(de)誤(wu)碼(ma)定(ding)位(wei)功(gong)能(neng)和(he)抖(dou)動(dong)眼(yan)圖(tu)分(fen)析(xi)功(gong)能(neng)可(ke)以(yi)供(gong)你(ni)進(jin)行(xing)係(xi)統(tong)和(he)芯(xin)片(pian)級(ji)別(bie)的(de)調(tiao)試(shi)，下(xia)麵(mian)會(hui)舉(ju)一(yi)些(xie)真(zhen)實(shi)用(yong)戶(hu)使(shi)用(yong)Bert進行調試分析的實例來說明。

 

案例一：使用誤碼儀Error Free interval功能來驗證芯片的自適應時間。

 

客戶在做芯片IP的選型驗證，該芯片支持的速率為20.62bps,不同IP廠chang商shang會hui給gei出chu不bu同tong的de芯xin片pian自zi適shi應ying時shi間jian
，一yi般ban為wei幾ji百bai微wei妙miao到dao幾ji百bai毫hao秒miao不bu等deng，如ru前qian麵mian所suo述shu
，有you一yi些xie芯xin片pian的de關guan鍵jian參can數shu會hui影ying響xiang到dao這zhe個ge自zi適shi應ying時shi間jian，如ru芯xin片pian的deFFE/DFE的均衡自適應時間，CDR的鎖定時間，誤碼判決電路的采樣點的自動調節等。客戶的需求是測試從芯片開始初始化那一刻直至誤碼率低至10^-12左右的時間。

 

圖4：連接拓撲圖

 

 

先按照上麵圖4的連接圖連接好，將被測芯片設置為環回模式
，設置Bertscope的PG輸出為被測速率，碼型設置為PRBS31，確認CDR模塊可以正確鎖定，Error Detector能夠正確的Sync碼型，並且測試沒有誤碼。將Bert 的Error Detector端設置為Auto-resync。

 

然後選擇Bert scope的View裏麵的誤碼分析功能（Error analysis），選擇Error free interval。點擊Error free interval界麵，設置,Hist的end 為500000(bit)，這zhe個ge參can數shu需xu要yao根gen據ju芯xin片pian的de特te性xing靈ling活huo調tiao節jie，如ru果guo芯xin片pian的de自zi適shi應ying時shi間jian較jiao長chang，則ze可ke以yi適shi當dang增zeng加jia，以yi保bao證zheng整zheng個ge自zi適shi應ying過guo程cheng的de誤wu碼ma變bian化hua情qing況kuang都dou能neng夠gou在zai所suo選xuan的de時shi間jian範fan圍wei之zhi內nei。這zhe個ge界jie麵mian的de橫heng軸zhou是shibit
，可以根據信號的速率轉化為絕對的時間，縱軸是誤碼個數。我們可以根據誤碼的變化從而計算出自適應的收斂時間。設置好以後點擊auto center。然後點擊Run。

 

設置好誤碼儀後，用命令將芯片的RX部分進行一次hot reset
，這時候芯片會進行一次時鍾恢複的同步
，重新調節DFE
，FFE

，在Bertscope的Error Free interval裏麵就可以看到出現大量誤碼然後再慢慢減少到沒有誤碼的過程。在300000bit左右就不再出現誤碼，表示這個時候自適應過程就已經完成。為了保證測試結果的重複性和一致性，建議將這個hot reset的過程做十次，Error free interval會自動將這十次的結果進行疊加。從測試的結果看
，芯片的自適應時間約為250000X(1/20.62G)約為12.5us左右。

 

 

由於客戶的係統要進行長時間的(-20到+80度下)的de高gao低di溫wen老lao化hua測ce試shi
，客ke戶hu要yao看kan誤wu碼ma的de性xing能neng和he溫wen度du變bian化hua的de相xiang關guan性xing
，一yi般ban的de誤wu碼ma儀yi隻zhi能neng統tong計ji溫wen度du變bian化hua過guo程cheng中zhong誤wu碼ma的de總zong的de個ge數shu和he誤wu碼ma率lv，而er無wu法fa得de知zhi在zai整zheng個ge十shi幾ji個ge小xiao時shi裏li麵mian任ren一yi時shi刻ke誤wu碼ma率lv的de變bian化hua。而erBSX係列誤碼儀則可以使用Strip chart的記錄功能將整個過程中記錄下來，後麵可以根據需要查詢任意時刻的誤碼率變化情況。如下圖

，在第10/20/30秒(miao)的(de)時(shi)間(jian)點(dian)出(chu)現(xian)了(le)一(yi)些(xie)突(tu)發(fa)的(de)誤(wu)碼(ma)，這(zhe)個(ge)如(ru)果(guo)僅(jin)僅(jin)是(shi)通(tong)過(guo)簡(jian)單(dan)的(de)誤(wu)碼(ma)統(tong)計(ji)是(shi)無(wu)法(fa)看(kan)到(dao)時(shi)間(jian)相(xiang)關(guan)的(de)細(xi)節(jie)的(de)
，而(er)且(qie)其(qi)累(lei)積(ji)記(ji)錄(lu)時(shi)間(jian)可(ke)以(yi)長(chang)達(da)幾(ji)十(shi)小(xiao)時(shi)甚(shen)至(zhi)幾(ji)天(tian)。

 

圖5：使用Strip chart功能記錄整個長時間老化過程誤碼變化

 

 

 

1.客戶在測試誤碼的同時想快捷的觀察TX端輸出信號的質量
，確保芯片輸出的信號是否滿足一定的要求。2.客戶想真正的測試10^12次方下的總體抖動的值，因為一般示波器的Tj都是通過測量RJ和DJ然後再通過一定的外推算法去得到10^12 次方下的抖動的
，由於示波器存儲深度和計算時間的限製
，無法得到真正的Tj@10^12。但誤碼儀是可以通過連續bit的測量從而得到真正的10^12的抖動的，並且其內置的帶有兩個1bit的ADC在實時全速的對每個bit進行掃描和比較

，所以能夠快速的得到信號的眼圖（如圖7）。並根據每個bit的與采樣點的偏差計算該bit的TIE的抖動偏移量，從而通過算法計算信號的Rj/Dj並進行抖動的進一步細分。同時由於BSX係列的誤碼檢測輸入端的帶寬高達22GHz以上，所以對高速信號的眼圖和抖動分析的精度非常高。

 

圖6：Bertscope的誤碼檢測端自帶的兩個1bit ADC的比較器

 

 

圖7：眼圖分析功能

 

 

圖8：抖動分析功能

 

 

 

由於現在芯片和標準的速率越來越高

，為了加強容錯能力，如SAS4/PCIe 4.0/5.0/25G以太網的標準都廣泛使用了FEC來進行糾錯，即便是犧牲了一些額外的開銷，但能夠很大的降低誤碼率，也是值得的。

 

客戶的芯片的接收端可以支持FEC的糾錯功能，但要測試在不同的channel條件和不同的發送端均衡的設定下
，芯片經過FEC後的誤碼率能降低到多少，如果將信號直接環回到芯片的輸入端的話，需要不停的修改芯片的FEC的參數來進行測試
，但由於其芯片每修改一次FEC的參數如FEC的symbol size, block size，content size等deng等deng都dou需xu要yao重zhong新xin對dui芯xin片pian進jin行xing代dai碼ma編bian譯yi和he下xia載zai，每mei次ci下xia載zai需xu要yao幾ji分fen鍾zhong的de時shi間jian
，由you於yu不bu同tong的de條tiao件jian都dou要yao測ce試shi

，則ze組zu合he數shu量liang很hen多duo，導dao致zhi測ce試shi效xiao率lv非fei常chang低di。

 

但是BSX係列誤碼儀的FEC功能能夠靈活實時的調節上述各種FEC的參數，並且實時的更新經過FEC後的誤碼率變化情況，而完全不需要重新下載芯片的代碼（如圖11和圖12）。大大的提高了測試和調試的效率，而且客戶也做過認真的對比
，誤碼儀對FEC後計算得到的誤碼率和其真實芯片經過FECdewumalvshifeichangpipeide。zhegegongnengshikehuzhiqianjitiandeshijianjinxingtiaoshiguochengsuoduandaoyitianzhineiwancheng
，zuoweitaikegongchengshidewozhiqianyemeiyouzenmeyongguozhegegongneng，jiaodetashigejilei
，dangxianchangkandaokehudetiaoshiguochenghouyeshigantanbuyi。

 

圖9：用戶的測試拓撲結構

 

 

圖10：RS-FEC的設定
，可以任意修改，即使生效。

 

 

圖11：FEC的仿真功能
，實時計算出FEC之前和之後的誤碼率的變化。

 

 

 

在客戶進行誤碼測試的時候，由於鏈路的損耗和芯片的輸出特性，導致出現了誤碼
，但客戶卻想知道究竟是哪一個bit位出現了誤碼，以定位誤碼出現的根源。設置Bert的輸出/輸入端設置為PRBS7的碼型，在誤碼分析功能裏麵選擇Patten Sensitivity
，則可以直接觀察PRBS7的127個(ge)比(bi)特(te)的(de)每(mei)一(yi)位(wei)所(suo)出(chu)現(xian)誤(wu)碼(ma)的(de)個(ge)數(shu)，看(kan)最(zui)多(duo)誤(wu)碼(ma)所(suo)對(dui)應(ying)的(de)比(bi)特(te)位(wei)的(de)前(qian)後(hou)特(te)性(xing)，如(ru)下(xia)圖(tu)十(shi)三(san)，移(yi)動(dong)光(guang)標(biao)到(dao)任(ren)意(yi)一(yi)個(ge)比(bi)特(te)上(shang)麵(mian)，可(ke)以(yi)看(kan)到(dao)連(lian)續(xu)多(duo)個(ge)0而中間有一個1跳變的bit即127比特的第94比特出現誤碼的個數最多
，達到5043598個誤碼。從而判斷由於鏈路ISI的影響導致突然的跳變位出現較高的誤碼率。

 

圖12：基於碼型係列的誤碼定位

 

 

從上述的用戶實際案例可以看出，Bertscope 的de眼yan圖tu抖dou動dong和he誤wu碼ma定ding位wei分fen析xi可ke以yi給gei客ke戶hu帶dai來lai很hen多duo調tiao試shi的de手shou段duan，把ba時shi域yu和he誤wu碼ma極ji好hao的de相xiang關guan聯lian起qi來lai，幫bang用yong戶hu極ji大da的de提ti高gao了le測ce試shi和he調tiao試shi的de效xiao率lv。



推薦閱讀：