中心議題：

• 原子層澱積的基本原理
• 原子層澱積設備的設計

解決方案：

• 選擇合適的金屬
• 采用新型的結構

原子層澱積(ALD)技術正逐漸成為了微電子器件製造領域的必須。ALD技術於1977年首次由TuomoSuntola博士發明，他利用ZnC12和H2S來澱積應用於電致發光器件中的硫化鋅薄膜。多年來，原子層澱積技術的應用範圍涉及從液晶顯示麵板(LCDpanel)到工業塗層等多種領域
，目前，該技術正被開拓到先進微電子製造工藝中，例如製備用於晶體管柵堆垛及電容器中的高k介質和金屬薄膜、銅阻擋/籽晶膜、刻蝕終止層、多種間隙層和薄膜擴散阻擋層、磁頭以及非揮發存儲器等。

ALD相比傳統的MOCVD和PVD等澱積工藝具有先天的優勢。它充分利用表麵飽和反應（surfacesaturationreactions），tianshengjubeihoudukongzhihegaodudewendingxingneng
，duiwenduhefanyingwutongliangdebianhuabutaimingan。zheyangdedaodebomojijuyougaochunduyoujuyougaomidu
，jipingzhengyoujuyougaodudebaoxingxing
，jishiduiyuzongkuanbigaoda100:1的結構也可實現良好的階梯覆蓋。ALD也順應工業界向更低的熱預算發展的趨勢，多數工藝都可以在400攝氏度以下進行
，而傳統的化學氣相澱積工藝要在500攝氏度以上完成。

ALD的基本原理

ALD的(de)基(ji)本(ben)步(bu)驟(zhou)如(ru)圖(tu)一(yi)所(suo)示(shi)。這(zhe)種(zhong)澱(dian)積(ji)過(guo)程(cheng)是(shi)在(zai)經(jing)過(guo)活(huo)性(xing)表(biao)麵(mian)處(chu)理(li)的(de)襯(chen)底(di)上(shang)進(jin)行(xing)的(de)。首(shou)先(xian)將(jiang)第(di)一(yi)種(zhong)反(fan)應(ying)物(wu)引(yin)入(ru)反(fan)應(ying)室(shi)使(shi)之(zhi)發(fa)生(sheng)化(hua)學(xue)吸(xi)附(fu)，直(zhi)至(zhi)襯(chen)底(di)表(biao)麵(mian)達(da)到(dao)飽(bao)和(he)。過(guo)剩(sheng)的(de)反(fan)應(ying)物(wu)則(ze)被(bei)從(cong)係(xi)統(tong)中(zhong)抽(chou)出(chu)清(qing)除(chu)，然(ran)後(hou)將(jiang)第(di)二(er)種(zhong)反(fan)應(ying)物(wu)放(fang)入(ru)反(fan)應(ying)室(shi)，使(shi)之(zhi)和(he)襯(chen)底(di)上(shang)被(bei)吸(xi)附(fu)的(de)物(wu)質(zhi)發(fa)生(sheng)反(fan)應(ying)。剩(sheng)餘(yu)的(de)反(fan)應(ying)物(wu)和(he)反(fan)應(ying)副(fu)產(chan)品(pin)將(jiang)再(zai)次(ci)通(tong)過(guo)泵(beng)抽(chou)或(huo)惰(duo)性(xing)氣(qi)體(ti)清(qing)除(chu)的(de)方(fang)法(fa)清(qing)除(chu)幹(gan)淨(jing)。這(zhe)樣(yang)就(jiu)可(ke)得(de)到(dao)目(mu)標(biao)化(hua)合(he)物(wu)的(de)單(dan)層(ceng)飽(bao)和(he)表(biao)麵(mian)。這(zhe)種(zhong)ALD的循環可實現一層接一層的生長從而可以實現對澱積厚度的精確控製。

[page]
由於ALD是(shi)基(ji)於(yu)在(zai)交(jiao)互(hu)反(fan)應(ying)過(guo)程(cheng)中(zhong)的(de)自(zi)約(yue)束(shu)性(xing)生(sheng)長(chang)
，此(ci)工(gong)藝(yi)必(bi)須(xu)經(jing)過(guo)精(jing)細(xi)的(de)調(tiao)節(jie)來(lai)達(da)到(dao)最(zui)合(he)適(shi)的(de)結(jie)果(guo)。即(ji)使(shi)原(yuan)子(zi)層(ceng)澱(dian)積(ji)唯(wei)一(yi)的(de)表(biao)麵(mian)反(fan)應(ying)特(te)征(zheng)降(jiang)低(di)了(le)正(zheng)常(chang)化(hua)學(xue)氣(qi)相(xiang)澱(dian)積(ji)對(dui)溫(wen)度(du)、壓力和組分的嚴格要求，人們仍然需要優化ALD的參數以實現其準確的厚度控製和超級的保型性。反應室溫度是用來控製表麵飽和的重要參數之一，作為ALD的基礎，反應室溫度起著兩個主要作用：提供原子層澱積反應所需的激活能量和幫助清除單原子層形成過程中的多餘反應物和副產品。單原子層形成最理想的ALD溫度窗口
，如圖2所示。ALD工藝窗口與反應物的選擇、用(yong)量(liang)以(yi)及(ji)清(qing)除(chu)息(xi)息(xi)相(xiang)關(guan)。為(wei)了(le)獲(huo)得(de)完(wan)全(quan)的(de)單(dan)層(ceng)覆(fu)蓋(gai)，足(zu)量(liang)的(de)具(ju)有(you)熱(re)穩(wen)定(ding)性(xing)的(de)反(fan)應(ying)物(wu)
，即(ji)在(zai)反(fan)應(ying)溫(wen)度(du)下(xia)不(bu)會(hui)分(fen)解(jie)的(de)反(fan)應(ying)物(wu)
，被(bei)引(yin)入(ru)到(dao)襯(chen)底(di)上(shang)。人(ren)們(men)往(wang)往(wang)使(shi)用(yong)過(guo)量(liang)的(de)反(fan)應(ying)物(wu)來(lai)確(que)保(bao)實(shi)現(xian)完(wan)全(quan)覆(fu)蓋(gai)。通(tong)常(chang)采(cai)用(yong)以(yi)下(xia)幾(ji)種(zhong)參(can)數(shu)來(lai)控(kong)製(zhi)反(fan)應(ying)物(wu)的(de)劑(ji)量(liang)：反應物源的溫度、流量、分壓以及這個反應室的壓力。


圖3中的飽和曲線說明了ALDguochengdeziyueshutexing。shengchanglvsuimaichongshijianchengxianxingzengchang，zhidaodadaobaohetiaojian。dadaobaoheyihou
，zengchanglvweichangshu，qiebuzaisuimaichongshijianbianhuaerbianhua。danshi
，ruguotongshicunzaiyizhongjishengdeCVD生長成分或反應物的分解的話

，增長率就會顯著增加。因而，飽和曲線通常用來確定ALD的純度。ALD生長速率介於每循環0.3埃到1.5埃間。雖然ALD的生長速率在製備很薄的膜（<200埃）時還可以接受

，但在用ALD生長厚膜時，生長周期就成為挑戰。
[page]
因為ALD在半導體製造的不同領域都經過評估和采用
，所以選擇合適的原始反應物（precursor）就變得日益重要。ALD原始反應物應當具備幾個“理想”的品質，即要具有一定的揮發性和可重複的汽化率；理想情況下不應在反應溫度下發生自身反應或分解
；應當極易與補充反應物發生反應；應能產生可揮發的副產品；基於生長速率和成核的原因應具有最佳的配合基尺寸。為了使用方便，原始反應物最好為液體有機金屬物

，但是薄膜的性質和應用指標(如雜質含量、電學特性等)應該決定材料的選擇。另外，對製備成本的關注也要求反應源能與傳統的製備工藝在成本上更有競爭性。ALD具有很高的反應源的使用效率，這通常能平衡新反應源的高價格。隨著ALD進(jin)入(ru)大(da)規(gui)模(mo)生(sheng)產(chan)，並(bing)且(qie)工(gong)業(ye)界(jie)減(jian)少(shao)對(dui)反(fan)應(ying)源(yuan)的(de)選(xuan)擇(ze)，對(dui)成(cheng)本(ben)的(de)顧(gu)慮(lv)將(jiang)可(ke)能(neng)會(hui)隨(sui)著(zhe)化(hua)學(xue)品(pin)供(gong)應(ying)商(shang)規(gui)模(mo)化(hua)其(qi)生(sheng)長(chang)流(liu)程(cheng)而(er)減(jian)輕(qing)。利(li)用(yong)現(xian)有(you)的(de)反(fan)應(ying)源(yuan)，目(mu)前(qian)人(ren)們(men)已(yi)經(jing)可(ke)以(yi)製(zhi)備(bei)多(duo)種(zhong)多(duo)樣(yang)的(de)ALD薄膜（圖4）。



ALD的變數

雖然ALD最zui初chu僅jin被bei視shi為wei一yi個ge純chun粹cui的de熱re工gong藝yi，但dan是shi對dui基ji本ben的de原yuan子zi層ceng澱dian積ji循xun環huan的de微wei小xiao變bian更geng已yi經jing提ti出chu了le多duo年nian。最zui常chang見jian的de變bian種zhong是shi等deng離li子zi體ti增zeng強qiang原yuan子zi層ceng沉chen積ji工gong藝yi(PEALD)。PEALD可取消原子層澱積中的一個步驟
，從而進一步縮短生產周期。PEALD過guo程cheng中zhong，在zai澱dian積ji溫wen度du下xia互hu不bu發fa生sheng反fan應ying的de互hu補bu反fan應ying源yuan在zai同tong一yi時shi間jian被bei引yin入ru到dao反fan應ying室shi
，然ran後hou反fan應ying源yuan關guan閉bi並bing淨jing化hua反fan應ying室shi，接jie著zhe施shi加jia一yi個ge直zhi接jie的de等deng離li子zi脈mai衝chong
，這zhe個ge等deng離li子zi體ti環huan境jing產chan生sheng高gao活huo性xing自zi由you基ji並bing與yu吸xi附fu於yu襯chen底di的de反fan應ying物wu反fan應ying。關guan閉bi等deng離li子zi可ke迅xun速su清qing除chu活huo性xing自zi由you基ji源yuan，反fan應ying室shi中zhong一yi直zhi流liu過guo的de清qing潔jie氣qi體ti將jiang清qing除chu過guo剩sheng自zi由you基ji和he反fan應ying副fu產chan物wu(圖5)。除了較高的生長速度和較短的周期時間，PEALD薄膜表現出比傳統的原子層澱積薄膜更高的密度和更高的擊穿電壓。該技術已經在多個應用中取得了發展

，如DRAM、MIM和eDRAM電介質薄膜。不過在一些關鍵的薄膜應用中
，如高功率柵介質，等離子損傷以及界麵氧化的顧慮阻礙了PEALD技術的廣泛應用。



硬件設計

ALD設(she)備(bei)的(de)設(she)計(ji)通(tong)常(chang)可(ke)分(fen)為(wei)熱(re)壁(bi)反(fan)應(ying)室(shi)和(he)冷(leng)壁(bi)反(fan)應(ying)室(shi)兩(liang)大(da)類(lei)。熱(re)壁(bi)反(fan)應(ying)室(shi)將(jiang)整(zheng)個(ge)反(fan)應(ying)室(shi)維(wei)持(chi)或(huo)接(jie)近(jin)於(yu)澱(dian)積(ji)溫(wen)度(du)，熱(re)壁(bi)反(fan)應(ying)室(shi)的(de)主(zhu)要(yao)優(you)勢(shi)是(shi)在(zai)反(fan)應(ying)室(shi)側(ce)壁(bi)上(shang)所(suo)澱(dian)積(ji)的(de)也(ye)都(dou)是(shi)高(gao)品(pin)質(zhi)的(de)ALD薄(bo)膜(mo)
，熱(re)壁(bi)反(fan)應(ying)室(shi)設(she)備(bei)往(wang)往(wang)能(neng)阻(zu)止(zhi)薄(bo)膜(mo)的(de)早(zao)期(qi)剝(bo)離(li)，由(you)於(yu)從(cong)加(jia)熱(re)的(de)側(ce)壁(bi)脫(tuo)附(fu)的(de)反(fan)應(ying)源(yuan)流(liu)量(liang)較(jiao)高(gao)，從(cong)而(er)加(jia)速(su)了(le)對(dui)反(fan)應(ying)空(kong)間(jian)的(de)清(qing)潔(jie)。冷(leng)壁(bi)反(fan)應(ying)室(shi)通(tong)常(chang)隻(zhi)將(jiang)襯(chen)底(di)加(jia)熱(re)到(dao)澱(dian)積(ji)溫(wen)度(du)
，其(qi)它(ta)反(fan)應(ying)室(shi)組(zu)件(jian)卻(que)維(wei)持(chi)在(zai)較(jiao)低(di)的(de)溫(wen)度(du)，這(zhe)將(jiang)有(you)利(li)於(yu)傳(chuan)送(song)在(zai)澱(dian)積(ji)溫(wen)度(du)可(ke)能(neng)分(fen)解(jie)的(de)反(fan)應(ying)物(wu)，但(dan)風(feng)險(xian)是(shi)易(yi)受(shou)長(chang)時(shi)間(jian)淨(jing)化(hua)的(de)影(ying)響(xiang)，冷(leng)壁(bi)表(biao)麵(mian)的(de)反(fan)應(ying)源(yuan)脫(tuo)附(fu)速(su)率(lv)的(de)降(jiang)低(di)導(dao)致(zhi)了(le)更(geng)大(da)的(de)化(hua)學(xue)氣(qi)相(xiang)澱(dian)積(ji)成(cheng)分(fen)。隨(sui)著(zhe)反(fan)應(ying)室(shi)內(nei)澱(dian)積(ji)薄(bo)膜(mo)的(de)積(ji)累(lei)，上(shang)述(shu)問(wen)題(ti)會(hui)進(jin)一(yi)步(bu)惡(e)化(hua)。

不同配置的ALD設備可用於半導體製造的不同工藝中。ALD反應室可以是單晶圓設備、小批量晶圓(<25晶圓負載)設備、或大批量晶圓（50-100晶圓負載）xitong。danjingyuanshebeikeyishixianduigongyijihaodikongzhi
，erduojingyuanxitongnengjidaditishengshengchannengli。yingyongduibomodeyaoqiujuedingruhexuanzeheshideshebeizhuangzhi。ciwai，yixieALD薄膜很難均勻地在大批量晶圓係統中澱積，這就必須使用單晶圓或小批量晶圓工藝設備。[page]

應用

自從CMOS晶體管發明以來，二氧化矽和後來的氮氧矽已經成為完美的柵介質材料，使得柵介質厚度從1000埃減小到大約10個埃。這使得集成電路的晶體管數量大約每24個月翻一番(摩爾定律)，目前量產器件的尺寸已縮小到65納米技術節點。由於量子力學隧穿機理
，電子很容易通過非常薄的柵氧化層，進一步減小二氧化矽會造成額外的功率損耗問題。在45nm及以下工藝，較厚的高k電介質材料替代了二氧化矽或氮氧矽柵介質以減少漏電流。高K柵介質的等效氧化層厚度的表達式為:
EOT=(kSiO2/kHK)/tox

Ksio2為二氧化矽的介電常數
，Khk為高K介質材料介電常數，tox為高K介質材料的物理厚度。采用高k材料，能夠澱積較厚薄膜，同時保持結柵介質EOT的縮放比例。柵氧化層高K材料必須被澱積以取代在過去幾十年中的關鍵柵氧化工藝方法-熱(re)氧(yang)化(hua)工(gong)藝(yi)方(fang)法(fa)。這(zhe)在(zai)世(shi)界(jie)半(ban)導(dao)體(ti)產(chan)業(ye)是(shi)一(yi)個(ge)巨(ju)大(da)的(de)變(bian)化(hua)
，因(yin)為(wei)一(yi)種(zhong)澱(dian)積(ji)工(gong)藝(yi)方(fang)法(fa)現(xian)在(zai)必(bi)須(xu)達(da)到(dao)氧(yang)化(hua)爐(lu)中(zhong)得(de)到(dao)的(de)柵(zha)氧(yang)介(jie)質(zhi)的(de)均(jun)勻(yun)性(xing)和(he)缺(que)陷(xian)特(te)性(xing)。業(ye)界(jie)的(de)領(ling)先(xian)企(qi)業(ye)在(zai)45納米技術節點正引入基於鉿(Hf)的高k柵介質化合物，其它公司有望32納米節點采用高k柵方案。

當高k材cai料liao替ti代dai二er氧yang化hua矽gui材cai料liao後hou
，金jin屬shu柵zha必bi須xu取qu代dai傳chuan統tong的de多duo晶jing矽gui柵zha以yi充chong分fen實shi現xian電dian學xue優you勢shi。由you於yu費fei米mi能neng級ji釘ding紮zha效xiao應ying，多duo晶jing矽gui耗hao盡jin和he化hua學xue不bu穩wen定ding性xing
，多duo晶jing矽gui柵zha電dian極ji已yi被bei發fa現xian與yu高gaok柵介質不兼容。圖6顯示了二氧化矽(SiO2)和二氧化鉿(HfO2)柵介質的柵級漏電流比較。在相同的等效氧化層厚度(EOT)下，HfO2/TiN柵堆的柵漏電流要比傳統的SiO2/Poly-Si柵堆的柵漏電流小好幾個數量級。

然而，金屬柵集成到柵工藝的模塊中是極其複雜的。選擇合適的金屬是非常關鍵的，因為作為電極其功函數必須能夠調校到CMOS器件的合適工作範圍之內。這將可能引入雙金屬柵方法:即為nMOS和pMOS晶體管提供不同的金屬柵。後續處理工藝也能影響到金屬電極的功函數，從而導致電學性能的偏移，如閾值電壓等。高溫處理(約1000℃)，如源/漏極的摻雜激活退火，可以導致金屬電極的功函數移動和高k介質材料的晶化。現在已對可以減輕這些效應的一些技術進行了研究，包括在柵介質和金屬柵之間采用薄覆蓋(cap)層以幫助調節功函數，並添加氧化鋯(ZrO2)到二氧化鉿(HfO2)薄膜中以增加在高溫處理過程中高k柵介質的穩定性。

[page]
半導體製造中首次大量采用ALD是在動態存儲器(DRAM)gongyizhong。dongtaicunchuqideshejichicunyuelaiyuexiaoshiweiletigaodianrongmiduhejianxiaocunchuqimeiyibitedechengben。dongtaicunchuqishejizhongyaoqiugaozongkuanbidegoucaojiegou,原子層澱積具有這種功能,並能澱積高質量的膜層。用ALD澱積的高k介質能進一步減小EOT，自2000年開始，ALD三氧化二鋁(Al2O3)就應用於動態存儲器(DRAM)製造中。

最近，Al2O3/HfO2以及Al2O3/ZrO2結構也引起了人們的關注。PEALD也已經用於eDRAM中。電容滿足所有的要求
，即等效氧化層厚度要小於8埃，125攝氏度時漏電流要小於1fA/cell

，工作電壓為1伏時壽命要大於十年。圖7為典型的ALD薄膜在深槽結構的保角性和動態存儲器生產中的半球形矽晶結構
，金屬ALD薄膜
，例如氮化鈦(TiN)也廣泛應用於動態存儲器製造中的電容電極。

在非揮發性存儲器的應用中
，人們也開始研究ALD在介質和金屬澱積中的應用。閃存技術主要由浮柵（floatinggate）技術主導(圖8)。高k電介質目前正被研究作為二氧化矽(SiO2)和氮化矽(Si3N4)柵介質的替代品

，以改善浮柵和控製柵之間的電容耦合率。到2010年
，浮柵技術可望被一些技術所取代，例如電荷捕獲存儲器(TANOS,NROM)，相變存儲器(PCM)、鐵電記憶體(存儲器)
，三維堆疊式存儲器也正在研究中。ALD已被用作這些技術的阻擋層和擴散阻擋層。

在半導體產業之外，ALD的重要性也今非昔比。ALD氧化鋁在製備薄膜磁頭(THMH)製造中已經使用了許多年。THMH複雜結構
，包括多層薄金屬和介質薄膜。ALD薄膜層被用作磁頭結構中的帶隙介質層和矽片級處理完成後的壓縮層。

ALD技ji術shu的de獨du特te性xing決jue定ding了le其qi在zai半ban導dao體ti工gong業ye中zhong的de運yun用yong前qian景jing十shi分fen廣guang泛fan。器qi件jian尺chi寸cun的de縮suo小xiao導dao致zhi的de介jie質zhi薄bo膜mo厚hou度du的de減jian小xiao已yi超chao出chu了le其qi物wu理li和he電dian學xue極ji限xian
，同tong時shi高gao縱zong寬kuan比bi在zai器qi件jian結jie構gou中zhong隨sui處chu可ke見jian。由you於yu傳chuan統tong的de澱dian積ji技ji術shu很hen難nan滿man足zu需xu求qiu
，ALD技術已充分顯示了其優勢，為器件尺寸的繼續微縮提供了更加廣闊的空間。