本期大講台推出EMC工程師網友楊鵬關於高速PCB的EMC設計的學習力作：詳細完整的一一剖析高速印製電路板中布局、布線、接地的EMC設計
，並通過具體的實際案例，重點介紹高速印製電路板中的I/O端、混合數/模
、時鍾、電源
、信號完整性等電磁兼容設計。全文中所列的設計規則，可以幫助大家在PCB設she計ji中zhong解jie決jue大da部bu分fen的de電dian磁ci兼jian容rong問wen題ti，再zai通tong過guo少shao量liang外wai圍wei瞬shun態tai抑yi製zhi器qi件jian和he濾lv波bo電dian路lu及ji適shi當dang的de外wai殼ke屏ping蔽bi和he正zheng確que的de接jie地di
，就jiu可ke以yi輕qing鬆song完wan成cheng一yi個ge滿man足zu電dian磁ci兼jian容rong要yao求qiu的de產chan品pin。

第二講 PCB的EMC布線之分割
、反射幹擾抑和去耦電容配置
第三講 PCB的EMC布線技術和去耦電容走線實例分析

1．高速PCB的EMC設計目的和重點

印製線路板（PCB）是電子產品中電路元件和器件的支撐件
，它提供電路元件和器件之間的電氣連接
，是各種電子設備最基本的組成部分，它 的性能直接關係到電子設備的質量或可靠性。隨著電子技術的發展，電子設備的運行速度越來越快
，其信號上升沿（或下降沿）在亞納秒範圍的數字電路也越來越普 遍。與此同時，電路板上的電子器件密度越來越大

，走線越來越窄，不可避免地會引入電磁兼容（EMC）、EMI（電磁騷擾）、信號完整性（SI）、電源完整 性（PI）問題。

如ru果guo在zai新xin產chan品pin的de研yan發fa過guo程cheng中zhong，急ji於yu求qiu成cheng，沿yan用yong原yuan來lai低di頻pin或huo低di速su電dian路lu板ban的de設she計ji經jing驗yan
，產chan品pin的de穩wen定ding性xing或huo可ke靠kao性xing可ke能neng很hen差cha
，甚shen至zhi很hen難nan實shi現xian產chan品pin的de正zheng常chang功gong能neng。一yi個ge拙zhuo劣lie的de PCB布局、buxiannengdaozhihenduodediancijianrongyuxinhaowanzhengxingwenti，erbushixiaochuzhexiewenti。zaihenduolizizhong，jiusuanjiashanglvboqiheyuanqijianyebunengjiejuezhexiewenti。daozuihou，budebu 對整個板子重新布線。

有關資料顯示，90%的電磁兼容問題是由於電路板的布線和接地不當造成的，良好的PCB設計，既能夠提高電子設備的抗幹擾性能，減小幹擾發射，提高傳輸信號的完整性，並且不增加電路板的生產成本。

高速印製電路板的電磁兼容設計的目的是使板上各部分電路之間沒有相互幹擾，並使PCB對外的傳導發射和輻射發射盡可能降低
，達到有關標準要求
，並確保高速 信xin號hao有you較jiao好hao的de信xin號hao完wan整zheng性xing
，以yi及ji獲huo得de良liang好hao的de電dian源yuan完wan整zheng性xing。因yin此ci，學xue習xi和he運yun用yong電dian磁ci兼jian容rong與yu信xin號hao完wan整zheng性xing知zhi識shi，對dui於yu高gao速su印yin製zhi電dian路lu板ban設she計ji來lai說shuo
，非fei常chang有you意yi義yi。

在高速PCB的EMC設計中，重點注意周期性時鍾信號、高速信號


、混合數/模電路、高速信號線的信號完整性
、供電電源的電源完整性設計，以及I/O端的接地與濾波設計。

2．PCB的EMC布局設計

印製電路板上元器件布局不當是引發幹擾的重要因素,所以應全麵考慮電路結構,合理布置板上元器件。首先根據元器件布置需要確定印製電路板的大小和形狀。尺寸過大會使印製導線加長,增加阻抗,降低噪聲容限;尺寸過小不利於散熱,鄰近導線、器件易發生感應。

在板上布置元器件,原則上應將輸入輸出部分
，分別布置在板的兩極端;電路中相互關聯的元器件盡量靠近,以縮短元器件之間連接導線的距離;工作頻率接近或工 作電平相差大的元器件應相距遠些,以免相互幹擾，例如常用的以單片機為核心的小型開發係統電路,在設計和繪製印製電路板圖時,宜將時鍾發生器

、振蕩器等易 產生噪聲的器件相互靠近布置,將有關邏輯電路部分盡量遠離一些。同時,考慮印製電路板在櫃內的安裝方式,最好將ROM、RAM、功率輸出器件及電源等易發 熱元器件布置在板的邊緣或偏上方部位,以利於散熱。

在板上布置邏輯電路,原則上應在輸出端附近放置高速電路,例如光電隔離器等,稍遠處放置低速電路和存儲器等,以便處理公共阻抗耦合、輻射和串擾等問題;在輸入輸出端放置緩衝器,用於板間信號傳送,可有效防止噪聲幹擾。

電子設備中數字電路、模擬電路以及電源電路的元件布局和布線其特點各不相同，它們產生的幹擾以及抑製幹擾的方法不相同。

此外高頻
、低頻電路由於頻率不同，其幹擾以及抑製幹擾的方法也不相同。

所以在元件布局時，應該將數字電路、模擬電路以及電源電路分別放置
，將高頻電路與低頻電路分開。

有條件的應使之各自隔離或單獨做成一塊電路板。此外，布局中還應特別注意強、弱信號的器件分布及信號傳輸方向途徑等問題。

板上裝有高壓、大功率器件時,與低壓
、小功率器件應保持一定間距,盡量分開布線。

在印製板布置高速、中速和低速邏輯電路時，應按照下圖所示的方式排列元器件。
 
                             
                                                                圖1

在(zai)元(yuan)器(qi)件(jian)布(bu)置(zhi)方(fang)麵(mian)與(yu)其(qi)它(ta)邏(luo)輯(ji)電(dian)路(lu)一(yi)樣(yang)，應(ying)把(ba)相(xiang)互(hu)有(you)關(guan)的(de)器(qi)件(jian)盡(jin)量(liang)放(fang)得(de)靠(kao)近(jin)些(xie)，這(zhe)樣(yang)可(ke)以(yi)獲(huo)得(de)較(jiao)好(hao)的(de)抗(kang)噪(zao)聲(sheng)效(xiao)果(guo)與(yu)信(xin)號(hao)完(wan)整(zheng)性(xing)。元(yuan)件(jian)在(zai)印(yin)刷(shua)線(xian)路(lu)板(ban)上(shang)排(pai)列(lie)的(de)位(wei)置(zhi)要(yao)充(chong)分(fen)考(kao)慮(lv)EMC與SI問題。

原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號部分
，高速數字電路部分，噪聲源部分（如繼電器
，大電流開關等）這三部分合理地分開，使相互間的信號耦合為最小，如上圖所示。

時鍾發生器、晶振和CPU的時鍾輸入端都易產生噪聲
，要相互靠近些。易產生噪聲的器件、小電流電路
、大電流電路等應盡量遠離邏輯電路。如有可能，應另做電路板
，這一點十分重要。

下一頁：特殊元件放置和PCB元器件通用布局要求
[page]

2.1 特殊元件放置注意原則

（1）盡jin可ke能neng縮suo短duan高gao頻pin元yuan器qi件jian之zhi間jian的de連lian線xian，設she法fa減jian少shao它ta們men的de分fen布bu參can數shu和he相xiang互hu間jian的de電dian磁ci幹gan擾rao。易yi受shou幹gan擾rao的de元yuan器qi件jian不bu能neng相xiang互hu挨ai得de太tai近jin，輸shu入ru和he輸shu出chu元yuan件jian應ying盡jin量liang遠yuan離li。
（2）某(mou)些(xie)元(yuan)器(qi)件(jian)或(huo)導(dao)線(xian)之(zhi)間(jian)可(ke)能(neng)有(you)較(jiao)高(gao)的(de)電(dian)位(wei)差(cha)，應(ying)加(jia)大(da)它(ta)們(men)之(zhi)間(jian)的(de)距(ju)離(li)，以(yi)免(mian)放(fang)電(dian)引(yin)出(chu)意(yi)外(wai)短(duan)路(lu)。帶(dai)高(gao)電(dian)壓(ya)的(de)元(yuan)器(qi)件(jian)應(ying)盡(jin)量(liang)布(bu)置(zhi)在(zai)調(tiao)試(shi)時(shi)手(shou)不(bu)易(yi)觸(chu)及(ji)的(de)地(di)方(fang)。
（3）重量超過15g的元器件
、應當用支架加以固定
，然後焊接。那些又大又重、發熱量多的元器件，不宜裝在印製板上
，而應裝在整機的機箱底板上，且應考慮散熱問題。熱敏元件應遠離大功率、大電流等發熱元件。

2.2 功能分區

（1）按照電路的流向安排各個功能電路單元的位置，使布局便於信號流通，並使信號盡可能保持一致的方向。
（2）以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊
、緊湊地排列在PCB上

，盡量減少和縮短各元器件之間的引線和連接。

2.3  PCB元器件通用布局要求

電路元件和信號通路的布局必須最大限度地減少無用信號的相互耦合：

（1）低電子信號通道不能靠近高電平信號通道和無濾波的電源線，包括能產生瞬態過程的電路。
（2）將低電平的模擬電路和數字電路分開，避免模擬電路、數字電路和電源公共回線產生公共阻抗耦合。
（3）高
、中、低速邏輯電路在PCB上要用不同區域。
（4）使得信號線長度最小。
（5）保證相鄰板之間、同一板相鄰層麵之間
、同一層麵相鄰布線之間不能有過長的平行信號線。
（6）電磁幹擾（EMI）濾波器要盡可能靠近EMI源，並放在同一塊線路板上。
（7）DC/DC變換器、開關元件和整流器應盡可能靠近變壓器放置
，以使其導線長度最小。
（8）盡可能靠近整流二極管放置調壓元件和濾波電容器。
（9）印製板按頻率和電流開關特性分區
，噪聲元件與非噪聲元件要距離再遠一些。
（10）對噪聲敏感的布線不要與大電流，高速開關線平行。

第二講 PCB的EMC布線之分割
、反射幹擾抑和去耦電容配置
第三講 PCB的EMC布線技術和去耦電容走線實例分析