NMOS LDO工作簡介

 

下圖是一個NMOS LDO的基本框圖，NMOS LDO一般也工作在飽和區（特殊時會在可變電阻區）
，所以Vg要大於Vs
，因此NMOS LDO除了有Vin引腳，一般還會有個Vbias引腳來給MOS G極提供高壓驅動源；或者隻有一個Vin
，而內部集成了CHARGE BUMP來為G極提供高壓驅動源。大體工作流程同PMOS LDO：當Vout下降時，反饋回路中的Vfb也會下降，誤差放大器輸出端Vg就會增加，隨著Vg增加，Ids電流也增加，  終使得Vout又恢複到原始電平，狀態如下：

Vout↓-->Vfb↓-->Vg↑--Iout↑-->Vout↑

 

2. NMOS LDO詳細工作原理

 

下圖是某NMOS輸出特性曲線，讓我們結合上圖和下圖分析，當Vout下降，Vin不變
，則Vds=Vin-Vout，Vds增加
，MOS工作點由A轉移到B；緊接著反饋回路開始工作
，Vfb電壓減小，經過誤差放大器後，Vg增加，那麼Vgs=Vg-Vs，Vgs也增加
，從下圖可以看到
，隨著Vgs增加，MOS的電流Id逐漸上升，進而使得Vout逐漸升高
，MOS工作點由B轉移到C，LDO又回到原始工作電平。

 

3. NMOS LDO仿真結果

 

下圖是簡單的5V轉3.0V的NMOS LDO仿真圖以及仿真波形結果，橙色曲線是電壓
，綠色曲線是電流，隨著負載端滑動變阻器R4的變化，負載電流也在變，而輸出電壓基本穩定在3.0V。

 

 

4. LDO 輸出電容你知道多少
？

 

考慮到係統的穩定性，LDO的輸出電容原則上是要加的
，但是如果對於成本有  的考慮，在滿足一定要求時，這個電容其實是可以刪除的。

 

5. Dropout voltage

 

上文分析了PMOS LDO工作在恒流區（飽和區）
，DS之間有一定的壓差，此壓差常稱為dropout voltage（Vdo），所以LDO若想穩定工作在飽和區，輸入輸出之間滿足一定的壓差，應用中通常可以考慮在spec中預留25%的餘量。比如下圖中在Iout=150mA時，不同Vout對應的Vdo也不同。

 

大電流線性電源(LDO)原理的超詳細解讀

 

6. 效率

 

效率此處不過多討論，LDO自身消耗的功率約等於壓差*電流，因此相同負載電流下，壓差越大

，LDO功耗越高，所以壓差稍微低一些，有利於提高效率。

 

7. PSRR

 

LDO重要參數之一也是巨大優點之一便是紋波小，即PSRR好
，PSRR是電源抑製比，是LDO對輸入電源紋波的抑製程度，PSRR的  值越大越好。看PSRR曲線有個轉折點，左邊為LDO自身起主導作用
，右邊為輸出電容起主導作用，PSRR性能好的LDO左邊的曲線會更高，加大輸出電容，右邊的曲線會升高。

 

LDOdejibenyuanliyujieshaokeyigaoyiduanluole，erqineibushijigongzuoqingkuangshifeichangfuzade

，benwenzhiqiyindaozuoyong

，xiwangnengyinqidajiadegongminghuopaijieyixieyihuo，huanyingguanzhuwodegongzhonghao：硬件工程師看海。裏麵會定期更新鮮的內容。

（來源：硬件工程師看海）