電路一

如下圖所示，些電路是作者最初設計的電路，P1.3
、P2.2和P2.4分別是51單片機的IO引腳。設計的工作原理是：當P1.3高電平
、P2.2和P2.4都為低電平時，電機正轉。此時

，Q1和Q4導通，Q2和Q3截止，電流注向為＋5VàR1àQ1àMàQ4；當P1.3低電平、P2.2和P2.4都為高電平時，電機反轉。此時
，Q2和Q3導通，Q1和Q4截止。P2.2為高電平同時P2.4為低電平時，電路全不通
，電機停止。圖中電阻：R1＝20Ω
，R2＝R3＝R4＝510Ω


但實際實驗情況去出人意料，即電機正向和反向都不轉。經測量，當P1.3高電平，P2.2和P2.4都為低電平時
，Q4導通，但Q1不導通，P1.3的電平隻有0.67V左右
，這樣Q1無法導通。

經分析原因如下：51的P1、P2、P3各引腳都是內部經電阻上拉，對地接MOSFET管，所謂高電平，是MOSFET截止，引腳上拉電阻拉為高電平。若此內部上拉電阻很大
，比如20K，則當上圖電路接上後，則流過Q1的b極的電流最大為(5-0.7)/20mA=0.22mA
，難以動Q1導通。所以此電路不通。

總結：51單片機的引腳上拉能力弱，不足以驅動三極管導通。

電路二

如下圖所示：這個電路中四個三極管都采用PNP型，這樣，導通的驅動是控製引腳輸出低電平
，而51的低電平時
，是通過MOSFET接地
，所以下拉能力極強。

但此電路的Q1和Q3需要分別控製
，所需控製引腳較多。如果要用一個IO腳控製則可以加一個反相器。但此電路的Q1和Q3需要分別控製

，所需控製引腳較多。如果要用一個IO腳控製則可以加一個反相器。如圖3所示。圖中標有各點實測電壓值。


電路三

在電路二中，由於Q2和Q4的發射極高出基極一個0.7V，而基極最低為0V，實際由於CPU引腳內部有MOSFET管壓降
，所以Q2和Q4的發射極不會低於1V
，這樣使M兩端的有效電壓範圍減小。

要解決這一問題

，則Q2和Q4需換成NPN管。但NPN管的驅動如電路一所示
，隻靠CPU引腳的上拉是不行了，所以需要另加上拉電阻，如下圖所示。


上圖中
，與電路一不同的是兩隻NPN管移到了下方，PNP在上方，這樣，Q1和Q3的集電極的電位最低可達到一個管壓降（0.3V）。這樣增加了M的壓降範圍。

但為了保證對NPN管的足夠的驅動
，P1.3和P2.2必須加上拉電阻，如圖所示。圖中
，R2、R5
、R6都不可少。所以這種電路的元件用量比較大。

還有，R5應該比R6大幾倍，比如10倍，這樣
，當Q1導通時，P1.3處的電壓可以分得較大，不致於使Q2導通。如果R5太小或為0，則當Q1導通時，由於P1.3處的壓降隻有0.7V左右，將使Q2也導通。

經過試驗，R2、R6、R3
、R4可取510Ω
，R5取5.1kΩ。這種值下各處的電壓如下（R1為20歐）：
U1：4.04　U2：2.99　U3：3.87　U4：4.00　U5：0.06　U7：0.79

電路四

這個電路由電路一改造而來
，如下圖5，圖中標有各點實測電壓值：


此圖中基極的限流電阻都去掉了，因為作者設計的電路對元件要求要少。從電路上分析，不要沒什麼關係，有R1起著總的限流作用，而且引腳內部有上拉電阻，這樣保證電路不會通過太大的電流。

這個電路可以使電機運行，但在R2的選擇上，比較講究，因為R2的上拉作用不但對Q1有影響，而且對Q2的導通也有影響。如果R2選的過小，則雖然對Q1的導通有利

，但對Q2的導通卻起到抵製作用，因為R2越小，上拉作用越強，Q2的導通是要P1.3電位越低越好，所以這是矛盾的。也就是說，Q1的導通條件和Q2的導通條件是矛盾的。

經實驗

，R2取5.1k歐比較合適。由此可見，這個電路雖然很省元件和CPU引腳
，但驅動能力有個最大限
，即Q1和Q2的驅動相互製約下，隻能取個二者都差不多的折中方案。否則如果一個放大倍數大，則另一個則會變小。

總結：以上電路各有利蔽，要視應用場而選用。