多年來
，矽晶圓代工廠已成功生產大批量的矽晶圓。如此大批量的生產降低了成本，使矽基電子集成電路 (IC) 不僅經濟實惠而且有利可圖。與此同時，芯片版圖設計規則和工藝開發套件 (PDK) 的開發促進了整個行業內的 IC 設計及驗證的標準化和優化，幫助設計公司切實可行並有利可圖的開發出現今市場中種類繁多的 IC 和知識產權 (IP)。

 

shishizhengming
，beiyanghuaguibaoguodeguikezuoweiyizhongjinhulixiangdebodaocailiao，zheyiweizheguangxinhaozaizhezhongcailiaozhongchuanboshijihubuhuifashengshuaijian，erzhezhengshiguiguangzishejiyouguangkuoshichangqianjingdeguanjianyinsuzhiyi。zaiguoqushinianli
，womenguranqudelexuduochenggong
，danguiguangxinpian (PIC) 為何沒能得到更廣泛的采用呢？憑借其諸多優勢（傳輸速度、低功耗
、經驗證的成熟工藝等），加以矽晶圓生產的成本效益，為什麼還沒有占領市場呢
？

 

答案並不複雜，通過矽晶圓代工廠實現的產品及市場規模化，建立並定製了一係列的晶體管設計技術規範。其中一部分隻是慣性使然。晶圓代工廠在 IC 的摩爾定律模型方麵積累了豐富的經驗和成功案例。雖然當今的 7 納米工藝與 20 到 30 年前的 0.5 微wei米mi工gong藝yi有you著zhe天tian壤rang之zhi別bie，但dan這zhe些xie改gai進jin和he進jin步bu是shi隨sui著zhe時shi間jian的de推tui移yi，伴ban隨sui每mei種zhong新xin工gong藝yi逐zhu步bu實shi現xian的de。對dui現xian有you的de機ji製zhi和he工gong藝yi略lve加jia修xiu改gai
，比bi從cong零ling開kai始shi新xin起qi爐lu灶zao總zong是shi要yao輕qing鬆song一yi些xie，成cheng本ben也ye更geng低di。

 

然而，摩爾定律的發展如今也舉步維艱。是的，我們可以肯定地說會出現 3 nm 工gong藝yi

，但dan它ta已yi經jing不bu會hui像xiang以yi前qian的de工gong藝yi節jie點dian提ti升sheng那na樣yang帶dai來lai巨ju大da的de性xing能neng或huo麵mian積ji優you勢shi，而er且qie注zhu定ding會hui被bei貼tie上shang昂ang貴gui的de標biao價jia。這zhe也ye意yi味wei著zhe市shi場chang中zhong出chu現xian了le拐guai點dian機ji會hui。但dan除chu了le這zhe一yi機ji會hui以yi外wai
，PIC 要想成功達到媲美IC 的規模，還需要些什麼呢？

 

答案之一有賴於 IC 所(suo)實(shi)現(xian)的(de)標(biao)準(zhun)化(hua)和(he)優(you)化(hua)。我(wo)們(men)需(xu)要(yao)複(fu)製(zhi)作(zuo)為(wei)無(wu)晶(jing)圓(yuan)廠(chang)的(de)設(she)計(ji)開(kai)發(fa)模(mo)式(shi)，使(shi)其(qi)為(wei)光(guang)子(zi)學(xue)領(ling)域(yu)所(suo)用(yong)。當(dang)然(ran)
，這(zhe)說(shuo)起(qi)來(lai)容(rong)易(yi)做(zuo)起(qi)來(lai)難(nan)。但(dan)是(shi)，我(wo)們(men)可(ke)以(yi)從(cong)深(shen)入(ru)研(yan)究(jiu)該(gai)模(mo)式(shi)及(ji)曆(li)史(shi)開(kai)始(shi)，了(le)解(jie)需(xu)要(yao)投(tou)入(ru)的(de)工(gong)作(zuo)。

 

我們來想一想
，無晶圓廠 IC 團隊在設計片上係統 (SOC) 時會從晶圓代工廠獲得哪些東西。首先是 PDK。PDK 實質上代表了一份隱式合同，即合理運用適當的電子設計自動化 (EDA) 軟件工具將能夠實現目標工藝中可製造和可操作的設計。PDK 的核心是設計規則
，它們定義了物理版圖的製造要求。設計規則檢查 (DRC) 確保在版圖中創建的幾何形狀可以在給定的代工廠工藝節點上成功製造。為了配合設計規則

，晶圓代工廠還必須公開 GDS 或 OASIS 文件中的層分別用於哪個工藝步驟及製造相應的掩膜版。

 

PDK 中還有一個重要部分是器件模型。晶圓代工廠是晶體管領域的專家。他們會細致
、準確地描述晶體管在給定結構中的工作情況。隻要設計人員正確地構建晶體管
，他們就可以放心
，器件會按設計預期的那樣運行工作。

 

但dan是shi，僅jin有you器qi件jian模mo型xing還hai不bu足zu以yi實shi現xian規gui模mo化hua。如ru果guo設she計ji人ren員yuan不bu得de不bu把ba注zhu意yi力li放fang在zai確que保bao版ban圖tu中zhong的de每mei個ge晶jing體ti管guan都dou正zheng確que設she計ji，那na麼me要yao設she計ji出chu我wo們men當dang前qian創chuang建jian的de包bao含han數shu十shi億yi個ge晶jing體ti管guan的de SoC

，將會是一項曠日持久的工程。

 

為實現規模化，PDK 中加入了更多信息。首先是預先特征化的單元 (Pcell)。Pcell 允yun許xu設she計ji人ren員yuan在zai一yi組zu已yi知zhi和he允yun許xu的de參can數shu中zhong進jin行xing選xuan擇ze
，這zhe些xie參can數shu可ke在zai一yi定ding範fan圍wei內nei修xiu改gai

，以yi使shi一yi個ge晶jing體ti管guan或huo一yi組zu晶jing體ti管guan表biao現xian出chu不bu同tong的de電dian子zi行xing為wei。更geng重zhong要yao的de是shi，這zhe些xie參can數shu可ke通tong過guo電dian路lu原yuan理li圖tu形xing式shi的de預yu定ding義yi和he特te征zheng化hua設she計ji來lai驅qu動dong。這zhe種zhong原yuan理li圖tu驅qu動dong的de設she計ji方fang法fa使shi設she計ji人ren員yuan可ke以yi專zhuan注zhu於yu設she計ji需xu求qiu而er不bu是shi物wu理li版ban圖tu，從cong而er大da幅fu提ti高gao了le開kai發fa效xiao率lv。為wei了le進jin一yi步bu簡jian化hua流liu程cheng，PDK 還提供了參數化的原理圖符號，設計人員可使用這些符號來確保原理圖中搭建的模塊可以準確無誤的代表設計意圖。

 

當dang然ran
，這zhe仍reng然ran不bu夠gou。晶jing圓yuan代dai工gong廠chang還hai進jin一yi步bu提ti供gong了le定ding製zhi好hao的de標biao準zhun單dan元yuan庫ku。這zhe些xie庫ku包bao括kuo常chang用yong的de邏luo輯ji單dan元yuan和he其qi他ta相xiang對dui簡jian單dan的de基ji礎chu模mo塊kuai。晶jing圓yuan代dai工gong廠chang還hai提ti供gong更geng大da的de IP 模塊和（或）來自第三方供應商的經過定製及驗證的模塊 IP

，例如存儲器、處理器等。從理論上講，SoC 設計人員可以根據自己的喜好組合其中的任意或全部模塊，而不必擔心它們的行為和性能。

 

但(dan)即(ji)使(shi)要(yao)做(zuo)到(dao)這(zhe)一(yi)點(dian)也(ye)不(bu)輕(qing)鬆(song)。我(wo)們(men)如(ru)何(he)得(de)知(zhi)將(jiang)這(zhe)些(xie)模(mo)塊(kuai)組(zu)合(he)到(dao)一(yi)起(qi)後(hou)的(de)性(xing)能(neng)如(ru)何(he)？數(shu)字(zi)設(she)計(ji)流(liu)程(cheng)正(zheng)是(shi)從(cong)這(zhe)裏(li)真(zhen)正(zheng)蓬(peng)勃(bo)發(fa)展(zhan)起(qi)來(lai)的(de)。附(fu)帶(dai)時(shi)序(xu)庫(ku)的(de)標(biao)準(zhun)單(dan)元(yuan)和(he) IP rangshejirenyuankeyilejiezaibantuzhongjiangtamenzuhedaoyiqihoudexingwei。zhexieshixukumeiyoutigongxiangxifenxi，ershitigonggezhonggongyijixianxiadexiangguanxinxi，zhishizujianzaitedinggongzuotiaojianxiadexingwei。tongguotianjiayixiecanshu（通常以 LEF 庫和 tech 文件的形式）
，這些庫可用於指導一種既可驗證時序，又可通過布局和布線 (P&R) 工具來驅動版圖的設計流程。

 

然而
，即便這些全部到位

，IC shejiliuchengyeyuanfeiangeanniunamejiandan
，renmenyiranhenkenengerqiexiangduirongyifancuowu
，congerzaochenglianglvhuokekaoxingwenti。jinguanruci，zaidazhilejietamendechenggongshihou，ninyinggaikeyimingbai，shejirenyuanweihebuyuanfangqisuoyouzhexieshejimoshiheanquanbaozhangle。

 

這對矽光子意味著什麼呢？這意味著
，開發類似的工具和組件對於將 PIC 整合成傳統的 IC 設計及驗證流程至關重要，首先要開發一個光子 PDK。

 

實際上，盡管麵臨挑戰，但在實現這一目標方麵仍取得了可喜的進展。雖然 GDS 和 OASIS 文件格式本身並不支持 PIC 中常見的曲線結構，而且對這些曲線結構進行傳統的 DRC 驗證會導致成千上萬的誤報
，但我們已成功找到一些方法，利用專用的 DRC 來檢查 PIC 版圖中存在的實際問題，同時避免產生大量誤報。

 

盡管我們尚未實現真正統一的包含定製化單元的完整 Pcell 光子器件庫，但也隻有一步之遙了。通過使用基於 Python™ 的 Pcell (Pycells)
，或使用 PhoeniX OptoDesigner 設計平台或Luceda IPKISS.eda 設計框架 [1][2][3] 等工具
，可以獲得創建此類 Pcell 的能力。Calibre®nmLVS™電路驗證可以執行簡單的器件級黑盒式版圖與原理圖 (LVS) 驗證，以確保生成的版圖中不存在短路或開路，並將從版圖中提取的光學設計傳遞給光學仿真器，例如 Lumerical 的 Interconnect設計工具 [4][5]。Mentor 已經發布了 Tanner L-Edit 工具的增強功能，可對集成光子設計進行手動版圖布局。更進一步的，Mentor 還提供了業界首個集成的電子／光子混合版圖自動化工具。自動化工具完成的版圖設計將是“通過 Calibre 驗證的設計”，並可融入 OpenAccess 設she計ji流liu程cheng。這zhe些xie工gong具ju和he流liu程cheng共gong同tong代dai表biao了le一yi項xiang重zhong大da進jin步bu，可ke幫bang助zhu光guang子zi學xue設she計ji人ren員yuan將jiang注zhu意yi力li從cong關guan注zhu器qi件jian構gou成cheng差cha異yi化hua轉zhuan向xiang基ji於yu已yi知zhi和he定ding製zhi化hua器qi件jian的de設she計ji開kai發fa上shang。

 

EDA 行業認識到仍有很多有待逾越的障礙。我們的晶圓代工廠合作夥伴是晶體管專家，但遠遠還沒有成為光學專家。我們可以助您一臂之力！基於生產製造後的測量可以創建適當的工藝模型，借助這些模型，我們可以預知版圖中繪製的 PIC 設she計ji將jiang如ru何he在zai製zhi造zao步bu驟zhou中zhong呈cheng現xian。我wo們men可ke以yi自zi動dong捕bu獲huo版ban圖tu設she計ji中zhong的de圖tu形xing與yu實shi際ji製zhi造zao出chu的de圖tu形xing之zhi間jian的de差cha異yi。通tong過guo這zhe種zhong方fang式shi，晶jing圓yuan代dai工gong廠chang或huo設she計ji團tuan隊dui可ke以yi基ji於yu多duo個ge可ke能neng的de物wu理li參can數shu生sheng成cheng幾ji種zhong不bu同tong的de版ban圖tu設she計ji來lai表biao征zheng一yi個ge器qi件jian，再zai通tong過guo實shi際ji的de測ce量liang來lai確que定ding這zhe些xie差cha異yi將jiang如ru何he影ying響xiang光guang學xue行xing為wei。遵zun循xun這zhe樣yang的de表biao征zheng過guo程cheng，可ke以yi更geng好hao地di了le解jie不bu同tong物wu理li參can數shu間jian多duo種zhong組zu合he形xing式shi的de可ke行xing性xing，並bing最zui終zhong製zhi作zuo出chu適shi用yong於yu PIC 設計的經過認證可以確保質量的 Pcell。

 

晶jing體ti管guan的de電dian子zi行xing為wei主zhu要yao由you寬kuan度du和he間jian距ju來lai表biao征zheng，光guang學xue器qi件jian則ze不bu然ran，在zai沒mei有you進jin行xing充chong分fen仿fang真zhen的de情qing況kuang下xia
，要yao基ji於yu版ban圖tu甚shen至zhi矽gui圖tu像xiang來lai驗yan證zheng光guang學xue器qi件jian的de預yu期qi電dian子zi行xing為wei要yao困kun難nan得de多duo。幸xing運yun的de是shi
，這zhe可ke能neng不bu是shi必bi需xu的de。LVS qijianyanzhengbeihoudelinianshiquebaobantuchongfentixianyuanlituzhongdeshejiyitu。yizhongtidaifangfashi，zaixiangguandebantushejizhongzhongxianxiangyingdebantusheji。ruguoweifaxiangenggai，zeshejirenyuanzhidaobujudeqijianyuyuqiqijianpipei。congfuzadetuxingpipeidaozhijiegenjuguangxuefangchengshizhongxinshengchengtuxing
，youduozhongfangfakeyongyujinxingzheyangdebijiao。

 

還有最後一個需要考慮的問題 — 如(ru)何(he)成(cheng)功(gong)地(di)將(jiang)光(guang)子(zi)和(he)電(dian)子(zi)器(qi)件(jian)整(zheng)合(he)在(zai)一(yi)起(qi)。理(li)想(xiang)情(qing)況(kuang)下(xia)，設(she)計(ji)人(ren)員(yuan)會(hui)將(jiang)所(suo)需(xu)的(de)電(dian)子(zi)和(he)光(guang)子(zi)器(qi)件(jian)擺(bai)放(fang)在(zai)同(tong)一(yi)芯(xin)片(pian)上(shang)。但(dan)是(shi)，與(yu)電(dian)子(zi)器(qi)件(jian)相(xiang)比(bi)，光(guang)子(zi)器(qi)件(jian)通(tong)常(chang)要(yao)大(da)得(de)多(duo)，所(suo)以(yi)光(guang)子(zi)器(qi)件(jian)設(she)計(ji)不(bu)需(xu)要(yao)使(shi)用(yong)更(geng)先(xian)進(jin)的(de)工(gong)藝(yi)節(jie)點(dian)。如(ru)果(guo)設(she)計(ji)人(ren)員(yuan)需(xu)要(yao)隻(zhi)能(neng)借(jie)助(zhu)先(xian)進(jin)工(gong)藝(yi)實(shi)現(xian)的(de)電(dian)子(zi)功(gong)能(neng)來(lai)驅(qu)動(dong)光(guang)子(zi)器(qi)件(jian)，那(na)麼(me)最(zui)終(zhong)這(zhe)些(xie)光(guang)子(zi)器(qi)件(jian)將(jiang)會(hui)占(zhan)用(yong)大(da)量(liang)非(fei)常(chang)昂(ang)貴(gui)的(de)麵(mian)積(ji)，導(dao)致(zhi)最(zui)終(zhong)的(de) SOC jiagelingrennanyichengshou。shishishang
，jianyuguangziqijiandechicunhenda，shitujiangtamenyudianziqijianzhenghezaiyigexinpianshanghuizhijiedaozhixinpiandechicunzengda，jinyibuzengjiachengben。

 

顯而易見的解決方案是采用多芯片封裝
，在這方麵有很多積極的消息。晶圓代工廠、外包裝配與測試 (OSAT) 公司以開發類似 PDK 的方法來簡化和降低封裝設計和驗證的風險方麵
，也取得了長足的進展。實際上，領先的矽光子生產代工廠 TowerJazz 近期發布了基於業界領先

的 Calibre nmPlatform 的初版矽光子 PDK。在 Calibre nmPlatform 的支持下，采用 TowerJazz PH18矽光子工藝的客戶現在能夠像構建互補式金屬氧化物半導體 (CMOS) 器件那樣，一如既往地放心構建物理結構正確的矽光子器件 [6]。

 

矽光子具有高速數據傳輸、高帶寬以及低功耗的前景優勢
，這對於當今的高性能計算、電信、軍事
、國防、航空航天、醫療和研究應用而言至關重要。但要實現這一前景，設計公司必須獲得晶圓代工廠和 EDA 供應商為 IC 設計和驗證提供的同等水平的支持。幸運的是
，預後良好！業界正在積極地聯合晶圓代工廠、設計人員
、EDA 供應商和封測廠

，致力於延續並擴大迄今為止已取得的進展，終極目標是實現矽光子技術產品化所需的實惠且規模化的設計開發平台。

 

 

參考文獻

 

[1] Python Software Foundation. Python programming language. https://www.python.org/

[2] PhoeniX Software. OptoDesigner platform for integrated optics and photonic chip design.

https://www.phoenixbv.com/product.php?submenu=dfa&subsubmenu=3&prdgrpID=3

[3] Luceda Photonics. IPKISS.eda framework for the design and the design management of integrated photonics chips. https://www.lucedaphotonics.com/en/product/ipkiss-eda

[4] Mentor, a Siemens Business. Calibre nmLVS layout vs. schematic physical verification. https://www.mentor.com/products/ic_nanometer_design/verification-signoff/circuit-verification/calibre-nmlvs/

[5] Lumerical. Interconnect photonic integrated circuit design and analysis environment.

https://www.lumerical.com/tcad-products/interconnect/

[6] Mentor, a Siemens Business. 2018. “TowerJazz launches initial silicon photonics design kit based on the Mentor Calibre nmPlatform.” March 13, 2018.

https://www.mentor.com/company/news/

siemens-mentor-towerjazz-launches-initial-silicon-photonics-design-kit-based-on-the-mentor-calibrenmplatform

 

 

推薦閱讀：