各種係統的設計人員——從手持設備
、筆記本電腦到工業控製器——都迫切希望最大程度減少連接器引腳數量和電路板之間的連線。

 

單線聚合：FPGA的優勢

 

單線聚合（SWA）背後的原理是將多個信號彙聚到一個時分複用（TDM）信號中，而該信號在電路板間傳輸僅需要一根線纜。實現該方案的一個做法是為每種產品創建定製的專用集成電路（ASIC）（圖2）。

 

 

然而，定製ASIC的解決方案有許多缺點，如開發成本高昂且耗時。更糟的是
，它們所包含的任何算法和功能實際上都是“凍結在芯片中”
，這意味著它們無法適應不斷變化的需求。例如銷售主管突然宣布：“我們最大的客戶說需要用兩個I2C通道替代其中一個I2S接口。”

 

理想的解決方案是采用低成本的現場可編程門陣列（FPGA），如萊迪思半導體的iCE40 UltraPlus™器件（圖3）。

 

FPGA設計人員使用iCE40 UltraPlus實現單線聚合

 

上一段中有這樣一句表述： “基於FPGA的單線聚合可以快速輕鬆地進行定製設計”。這句話有個前提那就是需要非常熟悉FPGA設計。

 

如果您是FPGA設計人員

，萊迪思可為您提供行業最易於使用的FPGA開發工具。此外
，在單線聚合解決方案中，萊迪思還提供全套參考設計資源，搭配其行業領先的iCE40 UltraPlus™ FPGA：

 

• 易於修改、參數化的單線聚合參考設計的源代碼
，可在萊迪思Radiant設計工具上運行

• 免費使用Lattice Radiant®設計工具

• 相關的參考設計用戶指南

• 單線聚合演示和開發板

 

然而
，並非所有的設計團隊都有FPGA設計經驗。幸好，萊迪思也專為非FPGA設計人員提供解決方案。

 

 

非FPGA設計人員使用iCE40 UltraPlus實現單線聚合

 

拿一個基於微控製器（MCU）的係統舉例。設計團隊的某些成員可以熟練使用C或C ++之類的語言來開發軟件
，然後運行軟件編譯器
，軟件編譯器以機器代碼生成可執行文件。團隊的其他成員隻需將此機器代碼文件加載到MCU中，無須了解編程相關的任何信息。

 

同樣
，FPGA開發人員的專長是使用Verilog或VHDL等硬件描述語言（HDL） 描述設計，然後運行被稱之為邏輯綜合引擎的硬件編譯器
，將HDL生成配置文件
，也就是常說的位流。團隊的其他成員可以將位流載入FPGA，無需了解關於FPGA設計的任何內容。

 

首個針對非FPGA設計人員的單線聚合解決方案提供了五種預先綜合的位流（圖4）。這些配置是對諸多實際應用分析的結果
，可以滿足各類係統設計的要求。

 

 

用戶可以從萊迪思網站單線聚合解決方案（latticesemi.com/zh-CN/singlewire）下載《關於位流文件的用戶指南》。指南描述了如何將預配置的位流加載到iCE40 UltraPlus FPGA中。

 

此外，萊迪思還提供免費的單線聚合設計服務。您可以訪問萊迪思的單線聚合開發板網頁（latticesemi.com/zh-CN/products/developmentboardsandkits/singlewire），填寫表格，明確您的設計所需的通道組合，之後萊迪思設計團隊將通過電子郵件給您發送相應的位流文件。

 

iCE40 UltraPlus FPGA

 

為了更好地闡述本文內容，我們需要簡單了解一下實現單線聚合的器件。iCE40 UltraPlus FPGA擁有靈活的邏輯架構、2800或5280個4輸入查找表（LUT）
、可定製的通用I/O（GPIO）、多達80 Kb的嵌入式存儲塊（EBM）和多達1 Mb嵌入式SRAM。

 

iCE40 UltraPlus FPGA可以在大多數應用中實現超低功耗的高級處理功能
，其靜態電流低至75 uA
，工作電流低至1-10 mA。此外iCE40 UltraPlus FPGA還提供多種封裝選項，滿足各類應用的需求：2.15 x 2.50 mm超小尺寸WLCSP封裝專為消費電子和物聯網設備優化，0.5 mm引腳間距的7 x 7 mm QFN封裝則可以滿足成本優化型應用的需求。

 

由於配置位流可以直接加載到基於SRAM的配置單元中，因此iCE40 UltraPlus FPGA可以反複地重新編程。這樣設計人員可嚐試使用不同的設計和位流，是項目原型開發階段的最佳選擇。

 

如果在產品中使用基於SRAM的iCE40 UltraPlus器件，那麼可以通過板上MCU或從外部SPI閃存設備來加載配置。

 

另外，iCE40 UltraPlus FPGA還包含一次性可編程（OTP）片上非易失性配置存儲器（NVCM）
，非常適合大規模量產。對NVCM進行編程後，器件將自動、快速且安全地從該配置啟動。

 

單線聚合演示和開發板

 

SWA演示和開發板包含兩片iCE40 UltraPlus FPGA。一片用作數據生成器或數據驗證器，另一片用於實現單線聚合參考設計（用作控製器或外設）。

 

圖5zhanshileliangkuaikaifabandedianxingshiyongchangjing。zaicianlizhong，zuobiandekaifabanbaokuoleshujushengchengqihedanxianjuhekongzhiqi，youbiandekaifabanzebaokuoledanxianjuhedewaisheheshujuyanzhengqi。

 

 

 

觀guan察cha圖tu中zhong的de跳tiao線xian。如ru果guo保bao留liu這zhe些xie跳tiao線xian，則ze來lai自zi左zuo側ce演yan示shi板ban上shang數shu據ju發fa生sheng器qi的de數shu據ju將jiang被bei饋kui送song到dao單dan線xian聚ju合he控kong製zhi器qi參can考kao設she計ji中zhong


，該gai參can考kao設she計ji將jiang其qi聚ju合he為wei單dan個ge信xin號hao傳chuan輸shu至zhi右you側ce板ban上shang。右you側ce演yan示shi板ban上shang的de單dan線xian聚ju合he外wai設she參can考kao設she計ji將jiang接jie收shou聚ju合he的de信xin號hao，並bing將jiang解jie聚ju的de信xin號hao饋kui送song到dao數shu據ju驗yan證zheng器qi。下xia圖tu6（a）展示了這一過程。

 

 

 

單線聚合解決方案特性總結

 

如上所述，單線聚合參考設計在兩片iCE40 UltraPlus FPGA上運行，其中一個FPGA以時分複用方式聚合多個數據流（例如I2C、I2S和GPIO），然後通過單線將其發送到另一個FPGA，解聚回原來的數據流。

 

兩片FPGA之間的單線通信速度約為7.5 Mbps。該設計也可自行配置——可以調整I2C / I2S總線數量和GPIO數量以及單線協議數據包的長度，並且FPGA之間的單線協議擁有錯誤檢測和重試功能。該解決方案的特性的簡要概述如下：

 

• 最多聚合7個通道

• 單線上的原始數據速率約為7.5 Mbps或更高

• 數據包長度可變
，可有效利用單線帶寬

• 接收端出現奇偶校檢錯誤時可重新進行傳輸

• 支持I2C的Fast-mode (400 kbps)和Fast-mode Plus（1 Mbps）

• I2C中斷可以使用GPIO和基於事件的傳輸來實現

• I2S支持單個立體聲通道
、48K hz采樣速率、高達32位采樣以及雙向支持

 

小結

 

當今的許多電子係統都包括多塊電路板。此外
，這些係統大多使用多種不同類型接口（例如I2C、I2S和GPIO）從外圍設備和傳感器收集數據
，並在電路板之間傳輸。

 

在zai擁yong擠ji的de電dian路lu板ban和he連lian接jie器qi上shang傳chuan輸shu信xin號hao本ben身shen可ke能neng會hui帶dai來lai很hen多duo問wen題ti
，除chu此ci之zhi外wai

，電dian路lu板ban的de麵mian積ji和he係xi統tong內nei部bu空kong間jian通tong常chang十shi分fen寶bao貴gui。除chu了le增zeng加jia成cheng本ben和he占zhan用yong空kong間jian外wai
，連lian接jie器qi通tong常chang還hai是shi係xi統tong中zhong最zui不bu可ke靠kao的de組zu件jian。

 

萊迪思開發了一種創新的方法讓係統架構師和開發人員使用小尺寸
、低成本的FPGA來實現單線聚合，顯著減少板間連接器的數量，在提高係統穩定性的同時還減小了係統尺寸和成本。

擁有FPGA設計經驗的開發人員可以自定義該解決方案。此外

，即便沒有任何FPGA開發經驗，開發人員也能快速輕鬆地完成部署。