中心論題：

• 分析以DSP為基礎的鎖相回路架構的優點
• 介紹Si530、Si550石英振蕩器和壓控石英振蕩器產品

解決方案：

• 以DSPLL為基礎的振蕩器可大幅改善振蕩器的可靠性和效能
• 以DSPLL為基礎的振蕩器控製電壓的線性更良好

今日的網絡設備必須支持數目不斷增多的各種數據速率
，包括10G以太網絡、10G光纖信道（Fibre Channel）、SONET OC-192和相關的前向錯誤更正（FEC）速率。傳統的時序子係統架構必須為每種頻率使用一顆石英晶體或SAW諧振器，這會導致每張線路卡上出現許多不同的振蕩器。

使用多個石英振蕩器或SAW諧振器可能為網絡設備設計人員帶來問題
，包括很長的石英晶體采購前置作業時間
、頻率穩定性、長期老化現象、溫度漂移和機械完整性。相形之下
，隻要將DSP為基礎的高效能頻率合成組件搭配低頻石英晶體就能發展出多頻率輸出的石英振蕩器（XO）或壓控石英振蕩器（VCXO），同時大幅改善組件采購前置作業時間和機械強固性等使用高基波（HFF）石英晶體或表麵聲波（SAW）振蕩器時常見的問題。

以DSP為基礎的鎖相回路架構優點
精密CMOS技術的進步提高了電路的速度和運算能力，廠商因此能以DSP為基礎發展出強大的頻率合成組件，並利用它們設計高頻率、低(di)抖(dou)動(dong)的(de)新(xin)型(xing)石(shi)英(ying)振(zhen)蕩(dang)器(qi)和(he)壓(ya)控(kong)石(shi)英(ying)振(zhen)蕩(dang)器(qi)。這(zhe)種(zhong)把(ba)頻(pin)率(lv)合(he)成(cheng)組(zu)件(jian)與(yu)固(gu)定(ding)低(di)頻(pin)率(lv)石(shi)英(ying)諧(xie)振(zhen)器(qi)結(jie)合(he)在(zai)一(yi)起(qi)的(de)做(zuo)法(fa)既(ji)可(ke)提(ti)供(gong)相(xiang)當(dang)於(yu)傳(chuan)統(tong)石(shi)英(ying)振(zhen)蕩(dang)器(qi)或(huo)壓(ya)控(kong)石(shi)英(ying)振(zhen)蕩(dang)器(qi)的(de)功(gong)能(neng)，又(you)可(ke)在(zai)使(shi)用(yong)者(zhe)指(zhi)定(ding)的(de)多(duo)個(ge)頻(pin)率(lv)下(xia)操(cao)作(zuo)。

以DSP為基礎的鎖相回路技術（DSPLL）為振蕩器提供傳統設計無法實現的許多獨特功能。例如傳統做法須為不同頻率製造不同的HFF石英晶體或SAW諧振器，以DSPLL架構為基礎的振蕩器（圖1所示）則能在所有產品中利用一顆規格較寬鬆的低頻石英晶體提供多頻操作能力，並將固定頻率振蕩器的輸出倍頻為使用者在10MHz到1.4GHz之間所指定的頻率。

以SAW或HFF為基礎的現有解決方案需要電鍍和蝕刻等複雜的生產步驟來調校最終頻率，這使得產品交貨的前置作業時間最長達到八周。DSPLL技術則可透過電子調校來產生客戶所要的頻率，不但分辨率超過1ppb
，產chan品pin供gong應ying的de前qian置zhi作zuo業ye時shi間jian也ye減jian少shao至zhi一yi周zhou左zuo右you。另ling外wai，把ba頻pin率lv產chan生sheng和he調tiao諧xie功gong能neng移yi到dao混hun合he訊xun號hao組zu件jian還hai能neng提ti供gong傳chuan統tong技ji術shu所suo無wu法fa提ti供gong的de效xiao能neng與yu功gong能neng。

 
圖1：以DSP為基礎的鎖相回路振蕩器架構。

DSPLL還能將提供兩組或四組不同輸出頻率的組件整合至業界標準的5×7毫米封裝（參考圖2），這比傳統解決方案節省七成五的電路板麵積和四成的成本。這項特色的主要應用範圍包括必須支持10G以太網絡、10G光纖信道和SONET（OC-192）等各種高速線路速率的網絡設備。

 
圖2：四頻壓控石英振蕩器讓整合變為可能。

由(you)於(yu)一(yi)顆(ke)組(zu)件(jian)就(jiu)能(neng)讓(rang)壓(ya)控(kong)石(shi)英(ying)振(zhen)蕩(dang)器(qi)和(he)石(shi)英(ying)振(zhen)蕩(dang)器(qi)提(ti)供(gong)寬(kuan)廣(guang)的(de)輸(shu)出(chu)頻(pin)率(lv)範(fan)圍(wei)，所(suo)以(yi)供(gong)貨(huo)商(shang)的(de)選(xuan)擇(ze)和(he)供(gong)應(ying)鏈(lian)管(guan)理(li)都(dou)變(bian)得(de)更(geng)簡(jian)單(dan)。另(ling)外(wai)，客(ke)戶(hu)的(de)質(zhi)量(liang)驗(yan)證(zheng)工(gong)作(zuo)也(ye)更(geng)容(rong)易(yi)，這(zhe)是(shi)因(yin)為(wei)各(ge)種(zhong)振(zhen)蕩(dang)器(qi)頻(pin)率(lv)都(dou)源(yuan)自(zi)於(yu)同(tong)一(yi)顆(ke)組(zu)件(jian)。

提供更高的可靠性與效能
想要根據初始精確度、溫度穩定性和老化影響等三項重要指標來大幅改善振蕩器的可靠性和效能，關鍵就在於采用以DSPLL為基礎的振蕩器架構。

初始精確度代表輸出頻率與生產時的目標頻率有多接近。把高分辨率的頻率合成功能加入DSPLL頻(pin)率(lv)組(zu)件(jian)後(hou)

，廠(chang)商(shang)隻(zhi)要(yao)透(tou)過(guo)簡(jian)單(dan)編(bian)程(cheng)就(jiu)能(neng)設(she)定(ding)振(zhen)蕩(dang)器(qi)的(de)頻(pin)率(lv)，不(bu)必(bi)像(xiang)調(tiao)整(zheng)傳(chuan)統(tong)解(jie)決(jue)方(fang)案(an)一(yi)樣(yang)為(wei)了(le)改(gai)變(bian)石(shi)英(ying)振(zhen)子(zi)的(de)質(zhi)量(liang)而(er)透(tou)過(guo)兩(liang)個(ge)步(bu)驟(zhou)來(lai)微(wei)量(liang)增(zeng)加(jia)或(huo)減(jian)少(shao)金(jin)屬(shu)材(cai)料(liao)。可(ke)程(cheng)序(xu)DSPLL技(ji)術(shu)可(ke)消(xiao)除(chu)傳(chuan)統(tong)振(zhen)蕩(dang)器(qi)生(sheng)產(chan)過(guo)程(cheng)所(suo)引(yin)入(ru)的(de)許(xu)多(duo)誤(wu)差(cha)來(lai)源(yuan)，廠(chang)商(shang)因(yin)此(ci)能(neng)使(shi)用(yong)規(gui)格(ge)較(jiao)寬(kuan)鬆(song)的(de)低(di)成(cheng)本(ben)石(shi)英(ying)晶(jing)體(ti)來(lai)生(sheng)產(chan)振(zhen)蕩(dang)器(qi)並(bing)提(ti)供(gong)更(geng)高(gao)的(de)初(chu)始(shi)精(jing)確(que)度(du)。采(cai)用(yong)DSPLL技術的振蕩器可將初始精確度控製在1ppm以內（典型值）
，這比以SAW為基礎或HFF振蕩器高出五至十倍。

溫度穩定性代表頻率隨溫度而變動的情形。以SAW為基礎的振蕩器比DSPLL石英振蕩器和壓控石英振蕩器的標準AT型石英晶體更易受到溫度影響，因此DSPLL組件的頻率穩定性通常比SAW組件高出五倍，也勝過HFF解決方案兩成左右。

老化穩定性代表頻率隨著時間而「漂移」的程度。老化影響與振蕩頻率都與石英片的大小成反比，因此越厚的石英通常頻率穩定性就越不易受到時間（老化）影響，振蕩頻率也越低。相形之下，傳統HFF振蕩器必須使用更薄和更脆弱的石英

，它們更容易受到封裝雜質影響，機械強固性也更差。就以Silicon Laboratories Si530（XO）和Si550（VCXO） 所用的116.4MHz三階諧波（third overtone）石英晶體為例
，其石英振子的厚度約為155MHz HFF石英晶體的四倍，因此Si530和Si550的老化效能通常會比采用HFF的解決方案高出四倍。另外，Si530/Si550每年1ppm的長期頻率穩定性（老化）更比每年通常為10ppm的SAW組件好十倍。

可選擇式控製斜率簡化壓控石英振蕩器設計和提高穩定性
利用HFF石英晶體或SAW技術實作的壓控振蕩器通常會透過變容器來調整或拉動振蕩器的輸出頻率。設計人員若想實作以SAW為基礎的壓控振蕩器（VCSO），就必須使用控製斜率（tuning slope）範圍較大的產品來彌補SAW較差的初始頻率精確度、溫度穩定性和老化特性。

以HFF技術為基礎的高頻壓控石英振蕩器的控製斜率表現通常並沒有它們在溫度穩定性方麵那麼傑出，Si550則能提供圖3所示的多個控製斜率選項（45、90、135和180ppm/V）
，這使它很容易替代傳統組件。此外，Si550由於提供45和90ppm/V等較小的控製斜率
，因此比其它VCSO組件更容易用於低回路頻寬設計。低電壓增益選項則能減少電路板層級的噪聲放大影響和設計風險。

 
圖3：Si550電壓增益選項。

控製電壓的線性更良好
從圖4即可看出在控製電壓的線性方麵，以DSPLL為基礎的振蕩器比現有的壓控石英振蕩器或壓控SAW振蕩器還好五倍。Si550會將控製電壓數字化

，然後傳給DSPLL頻率合成引擎。這種做法可以免除傳統所需的變容器和它所帶來的非線性特性，進而提供高於其它競爭組件五到十倍的±1線性效能。Si550還提供多種控製範圍（tuning range）讓客戶選擇最適合其應用的組件；相較於采用SAW的解決方案，這種可選擇式控製斜率範圍在同樣的溫度範圍內可以提供更穩定的回路頻寬，進而使得設計更強固可靠。

 
圖4：Si550控製電壓的線性特性。

Silicon Laboratories Si530和Si550石英振蕩器和壓控石英振蕩器產品
Silicon Laboratories的Si530和Si550石英振蕩器和壓控石英振蕩器全都采用通過業界考驗的DSPLL技術，最適合頻率控製市場的高效能應用領域。Si530石英振蕩器和Si550壓控石英振蕩器代表全新類型的頻率控製組件，主要支持10MHz到1.4GHz頻率範圍的高頻率、低抖動應用。

把頻率合成功能移至Silicon Laboratories的DSPLL引(yin)擎(qing)可(ke)以(yi)大(da)幅(fu)簡(jian)化(hua)高(gao)頻(pin)振(zhen)蕩(dang)器(qi)的(de)相(xiang)關(guan)生(sheng)產(chan)流(liu)程(cheng)，使(shi)得(de)產(chan)品(pin)供(gong)應(ying)的(de)前(qian)置(zhi)作(zuo)業(ye)時(shi)間(jian)變(bian)得(de)更(geng)短(duan)和(he)可(ke)預(yu)期(qi)。此(ci)外(wai)，這(zhe)套(tao)革(ge)命(ming)性(xing)架(jia)構(gou)還(hai)大(da)幅(fu)改(gai)善(shan)組(zu)件(jian)的(de)總(zong)體(ti)可(ke)靠(kao)性(xing)及(ji)提(ti)供(gong)四(si)頻(pin)操(cao)作(zuo)等(deng)許(xu)多(duo)新(xin)功(gong)能(neng)。除(chu)了(le)降(jiang)低(di)成(cheng)本(ben)和(he)提(ti)供(gong)超(chao)越(yue)傳(chuan)統(tong)解(jie)決(jue)方(fang)案(an)的(de)穩(wen)定(ding)性(xing)外(wai)
，Silicon Laboratories的所有振蕩器還提供典型值少於0.3ps均方根值的超低抖動操作能力，這已達到SONET/SDH應用的最嚴苛要求。

Silicon Laboratories的Si530（石英振蕩器）和Si550（壓控石英振蕩器）能滿足下一代網絡設備日益增加的精準頻率源要求，同時將應用範圍擴大到無線基地台、測試與量測
、儲存局域網絡（SAN）和視訊等各種新市場。Si530和Si550係列組件都采用業界標準封裝與接腳，可用來取代現有振蕩器並提供更好的前置作業時間、穩定性和效能。