將去耦電容直接放在IC封裝內可以有效控製EMI並提高信號的完整性，本文從IC內部封裝入手，分析EMI的來源

、IC封裝在EMI控製中的作用，進而提出11個有效控製EMI的設計規則，包括封裝選擇、引腳結構考慮、輸出驅動器以及去耦電容的設計方法等
，有助於設計工程師在新的設計中選擇最合適的集成電路芯片，以達到最佳EMI抑製的性能。 
 

 

（1）電路封閉在一個Faraday盒中(注意包含電路的機械封裝應該密封)來實現EMI屏蔽；

 

（2）電路板或者係統的I/O端口上采取濾波和衰減技術來實現EMI控製；

 

（3）現電路的電場和磁場的嚴格屏蔽，或者在電路板上采取適當的設計技術嚴格控製PCB走線和電路板層(自屏蔽)的電容和電感，從而改善EMI性能。

EMI控製通常需要結合運用上述的各項技術。一般來說，越接近EMI源，實現EMI控製所需的成本就越小。PCB上的集成電路芯片是EMI最主要的能量來源，因此如果能夠深入了解集成電路芯片的內部特征，可以簡化PCB和係統級設計中的EMI控製。

 

PCB板級和係統級的設計工程師通常認為，它們能夠接觸到的EMI來源就是PCB。顯然
，在PCB設計層麵，確實可以做很多的工作來改善EMI。然而在考慮EMI控製時，設計工程師首先應該考慮IC芯片的選擇。集成電路的某些特征如封裝類型、偏置電壓和芯片的工藝技術(例如CMOS、ECL、TTL)等都對電磁幹擾有很大的影響。本文將著重討論這些問題
，並且探討IC對EMI控製的影響。

 

 

數字集成電路從邏輯高到邏輯低之間轉換或者從邏輯低到邏輯高之間轉換過程中
，輸出端產生的方波信號頻率並不是導致EMI的唯一頻率成分。該方波中包含頻率範圍寬廣的正弦諧波分量
，這些正弦諧波分量構成工程師所關心的EMI頻率成分。最高EMI頻率也稱為EMI發射帶寬，它是信號上升時間而不是信號頻率的函數。計算EMI發射帶寬的公式為：F=0.35/Tr
 

其中：F是頻率，單位是GHz；Tr是單位為ns(納秒)的信號上升時間或者下降時間。

從上述公式中不難看出，如果電路的開關頻率為50MHz，而采用的集成電路芯片的上升時間是1ns
，那麼該電路的最高EMI發射頻率將達到350MHz
，遠遠大於該電路的開關頻率。而如果IC的上升時間為500ps，那麼該電路的最高EMI發射頻率將高達700MHz。眾所周知，電路中的每一個電壓值都對應一定的電流，同樣每一個電流都存在對應的電壓。當ICdeshuchuzailuojigaodaoluojidihuozheluojididaoluojigaozhijianbianhuanshi
，zhexiexinhaodianyahexinhaodianliujiuhuichanshengdianchanghecichang

，erzhexiedianchanghecichangdezuigaopinlvjiushifashedaikuan。dianchanghecichangdeqiangduyijiduiwaifushedebaifenbi，bujinshixinhaoshangshengshijiandehanshu
，tongshiyequjueyuduixinhaoyuandaofuzaidianzhijianxinhaotongdaoshangdianronghediangandekongzhidehaohuai，zaici，xinhaoyuanweiyuPCB板的IC內部，而負載位於其它的IC內部，這些IC可能在PCB上，也可能不在該PCB上。為了有效地控製EMI
，不僅需要關注IC芯片自身的電容和電感，同樣需要重視PCB上存在的電容和電感。

 

當信號電壓與信號回路之間的耦合不緊密時，電路的電容就會減小

，因而對電場的抑製作用就會減弱，從而使EMI增大；電路中的電流也存在同樣的情況，如果電流同返回路徑之間耦合不佳
，勢必加大回路上的電感，從而增強了磁場，最終導致EMI增加。換句話說
，對電場控製不佳通常也會導致磁場抑製不佳。用來控製電路板中電磁場的措施與用來抑製IC封裝中電磁場的措施大體相似。正如同PCB設計的情況，IC封裝設計將極大地影響EMI。

 

電路中相當一部分電磁輻射是由電源總線中的電壓瞬變造成的。當IC的輸出級發生跳變並驅動相連的PCB線為邏輯“高”時
，IC芯片將從電源中吸納電流，提供輸出級所需的能量。對於IC不斷轉換所產生的超高頻電流而言，電源總線始於PCB上的去耦網絡，止於IC的輸出級。如果輸出級的信號上升時間為1.0ns，那麼IC要在1.0ns這麼短的時間內從電源上吸納足夠的電流來驅動PCB上的傳輸線。電源總線上電壓的瞬變取決於電源總線路徑上的電感、吸納的電流以及電流的傳輸時間。電壓的瞬變由下麵的公式所定義：

V=Ldi/dt，

 

其中：L是電流傳輸路徑上電感的值；di表示信號上升時間間隔內電流的變化；dt表示電流的傳輸時間(信號的上升時間)。

 

由於IC管腳以及內部電路都是電源總線的一部分
，而且吸納電流和輸出信號的上升時間也在一定程度上取決於IC的工藝技術，因此選擇合適的IC就可以在很大程度上控製上述公式中提到的所有三個要素。

 

 

IC封裝通常包括：矽基芯片、一個小型的內部PCB以及焊盤。矽基芯片安裝在小型的PCB上，通過綁定線實現矽基芯片與焊盤之間的連接
，在某些封裝中也可以實現直接連接。小型PCB實現矽基芯片上的信號和電源與IC封裝上的對應管腳之間的連接，這樣就實現了矽基芯片上信號和電源節點的對外延伸。貫穿該IC的電源和信號的傳輸路徑包括：矽基芯片、與小型PCB之間的連線、PCB走線以及IC封裝的輸入和輸出管腳。對電容和電感(對應於電場和磁場)控製的好壞在很大程度上取決於整個傳輸路徑設計的好壞。某些設計特征將直接影響整個IC芯片封裝的電容和電感。

 

首先看矽基芯片與內部小電路板之間的連接方式。許多的IC芯xin片pian都dou采cai用yong綁bang定ding線xian來lai實shi現xian矽gui基ji芯xin片pian與yu內nei部bu小xiao電dian路lu板ban之zhi間jian的de連lian接jie，這zhe是shi一yi種zhong在zai矽gui基ji芯xin片pian與yu內nei部bu小xiao電dian路lu板ban之zhi間jian的de極ji細xi的de飛fei線xian。這zhe種zhong技ji術shu之zhi所suo以yi應ying用yong廣guang泛fan是shi因yin為wei矽gui基ji芯xin片pian和he內nei部bu小xiao電dian路lu板ban的de熱re脹zhang係xi數shu(CTE)相近。芯片本身是一種矽基器件，其熱脹係數與典型的PCB材料(如環氧樹脂)的熱脹係數有很大的差別。如果矽基芯片的電氣連接點直接安裝在內部小PCB上的話，那麼在一段相對較短的時間之後，IC封feng裝zhuang內nei部bu溫wen度du的de變bian化hua導dao致zhi熱re脹zhang冷leng縮suo，這zhe種zhong方fang式shi的de連lian接jie就jiu會hui因yin為wei斷duan裂lie而er失shi效xiao。綁bang定ding線xian是shi一yi種zhong適shi應ying這zhe種zhong特te殊shu環huan境jing的de引yin線xian方fang式shi，它ta可ke以yi承cheng受shou大da量liang的de彎wan曲qu變bian形xing而er不bu容rong易yi斷duan裂lie。

 

采(cai)用(yong)綁(bang)定(ding)線(xian)的(de)問(wen)題(ti)在(zai)於(yu)，每(mei)一(yi)個(ge)信(xin)號(hao)或(huo)者(zhe)電(dian)源(yuan)線(xian)的(de)電(dian)流(liu)環(huan)路(lu)麵(mian)積(ji)的(de)增(zeng)加(jia)將(jiang)導(dao)致(zhi)電(dian)感(gan)值(zhi)升(sheng)高(gao)。獲(huo)得(de)較(jiao)低(di)電(dian)感(gan)值(zhi)的(de)優(you)良(liang)設(she)計(ji)就(jiu)是(shi)實(shi)現(xian)矽(gui)基(ji)芯(xin)片(pian)與(yu)內(nei)部(bu)PCB之間的直接連接，也就是說矽基芯片的連接點直接粘接在PCB的焊盤上。這就要求選擇使用一種特殊的PCB板基材料，這種材料應該具有極低的CTE。而選擇這種材料將導致IC芯片整體成本的增加
，因而采用這種工藝技術的芯片並不常見，但是隻要這種將矽基芯片與載體PCB直接連接的IC存在並且在設計方案中可行
，那麼采用這樣的IC器件就是較好的選擇。

 

一般來說

，在IC封(feng)裝(zhuang)設(she)計(ji)中(zhong)，降(jiang)低(di)電(dian)感(gan)並(bing)且(qie)增(zeng)大(da)信(xin)號(hao)與(yu)對(dui)應(ying)回(hui)路(lu)之(zhi)間(jian)或(huo)者(zhe)電(dian)源(yuan)與(yu)地(di)之(zhi)間(jian)電(dian)容(rong)是(shi)選(xuan)擇(ze)集(ji)成(cheng)電(dian)路(lu)芯(xin)片(pian)過(guo)程(cheng)的(de)首(shou)選(xuan)考(kao)慮(lv)。舉(ju)例(li)來(lai)說(shuo)
，小(xiao)間(jian)距(ju)的(de)表(biao)麵(mian)貼(tie)裝(zhuang)與(yu)大(da)間(jian)距(ju)的(de)表(biao)麵(mian)貼(tie)裝(zhuang)工(gong)藝(yi)相(xiang)比(bi)
，應(ying)該(gai)優(you)先(xian)考(kao)慮(lv)選(xuan)擇(ze)采(cai)用(yong)小(xiao)間(jian)距(ju)的(de)表(biao)麵(mian)貼(tie)裝(zhuang)工(gong)藝(yi)封(feng)裝(zhuang)的(de)IC芯片，而這兩種類型的表麵貼裝工藝封裝的IC芯片都優於過孔引線類型的封裝。BGA封裝的IC芯(xin)片(pian)同(tong)任(ren)何(he)常(chang)用(yong)的(de)封(feng)裝(zhuang)類(lei)型(xing)相(xiang)比(bi)具(ju)有(you)最(zui)低(di)的(de)引(yin)線(xian)電(dian)感(gan)。從(cong)電(dian)容(rong)和(he)電(dian)感(gan)控(kong)製(zhi)的(de)角(jiao)度(du)來(lai)看(kan)，小(xiao)型(xing)的(de)封(feng)裝(zhuang)和(he)更(geng)細(xi)的(de)間(jian)距(ju)通(tong)常(chang)總(zong)是(shi)代(dai)表(biao)性(xing)能(neng)的(de)提(ti)高(gao)。

 

yinxianjiegoushejideyigezhongyaotezhengshiguanjiaodefenpei。youyudianganhedianrongzhidedaxiaodouqujueyuxinhaohuozheshidianyuanyufanhuilujingzhijiandejiejinchengdu
，yinciyaokaolvzugouduodefanhuilujing。

 

dianyuanhediguanjiaoyinggaichengduifenpei，meiyigedianyuanguanjiaodouyinggaiyouduiyingdediguanjiaoxianglinfenbu，erqiezaizhezhongyinxianjiegouzhongyinggaifenpeiduogedianyuanhediguanjiaodui。zheliangfangmiandetezhengdoujiangjidadijiangdidianyuanhedizhijiandehuanludiangan，youzhuyujianshaodianyuanzongxianshangdedianyashunbian，congerjiangdiEMI。由於習慣上的原因，現在市場上的許多IC芯片並沒有完全遵循上述設計規則，然而IC設計和生產廠商都深刻理解這種設計方法的優點，因而在新的IC芯片設計和發布時IC廠商更關注電源的連接。

 

理想情況下，要為每一個信號管腳都分配一個相鄰的信號返回管腳(如地管腳)。實際情況並非如此，即使思想最前衛的IC廠商也沒有如此分配IC芯片的管腳，而是采用其它折衷方法。在BGA封feng裝zhuang中zhong，一yi種zhong行xing之zhi有you效xiao的de設she計ji方fang法fa是shi在zai每mei組zu八ba個ge信xin號hao管guan腳jiao的de中zhong心xin設she置zhi一yi個ge信xin號hao的de返fan回hui管guan腳jiao，在zai這zhe種zhong管guan腳jiao排pai列lie方fang式shi下xia，每mei一yi個ge信xin號hao與yu信xin號hao返fan回hui路lu徑jing之zhi間jian僅jin相xiang差cha一yi個ge管guan腳jiao的de距ju離li。而er對dui於yu四si方fang扁bian平ping封feng裝zhuang(QFP)或者其它鷗翼(gull wing)型封裝形式的IC來說，在信號組的中心放置一個信號的返回路徑是不現實的，即便這樣也必須保證每隔4到6個管腳就放置一個信號返回管腳。需要注意的是
，不同的IC工藝技術可能采用不同的信號返回電壓。有的IC使用地管腳(如TTL器件)作為信號的返回路徑
，而有的IC則使用電源管腳(如絕大多數的ECL器件。