新型材料的出現和加工工藝水平的不斷提高
，以及高靈敏度CCD器qi件jian和he電dian子zi學xue技ji術shu的de飛fei速su發fa展zhan，使shi得de高gao分fen辨bian率lv光guang學xue遙yao感gan器qi成cheng為wei世shi界jie各ge國guo在zai空kong間jian遙yao感gan領ling域yu研yan究jiu的de熱re點dian。其qi中zhong
，高gao分fen辨bian率lv相xiang機ji係xi統tong作zuo為wei偵zhen察cha手shou段duan之zhi一yi而er倍bei受shou關guan注zhu。

由於沒有地球大氣層的保護

，係統在空間的工作環境比地麵環境惡劣、複雜得多。來自銀河係
，包括太陽的高能帶電粒子的轟擊
、氣候的變化無常、力學環境的衝擊，使可靠性成為控製係統設計中的關鍵問題，而其中的電磁兼容性(EMC)設計又是可靠性設計的重要一環。

在新產品研發階段就進行EMC設計
，比等到產品EMC測試不合時再才進行改進
，費用可以大大節省，效率可以大大提高;反之，效率就會降低，費用就會增加。因此在控製係統板級設計時，就要求我們盡量多地考慮EMC問題，力求將EMI降到最低。

1 形成幹擾的基本要素

各種形式的電磁幹擾(EMI)是(shi)影(ying)響(xiang)電(dian)子(zi)設(she)備(bei)電(dian)磁(ci)兼(jian)容(rong)性(xing)的(de)主(zhu)要(yao)因(yin)素(su)，在(zai)電(dian)子(zi)係(xi)統(tong)設(she)計(ji)中(zhong)，為(wei)避(bi)免(mian)幹(gan)擾(rao)，應(ying)當(dang)首(shou)先(xian)了(le)解(jie)形(xing)成(cheng)幹(gan)擾(rao)的(de)基(ji)本(ben)要(yao)素(su)。形(xing)成(cheng)幹(gan)擾(rao)的(de)基(ji)本(ben)要(yao)素(su)有(you)三(san)個(ge)。

1.1 幹擾源

幹擾源，指產生幹擾的元件、設備或信號。幹擾源一般分為內部和外部兩種。內部幹擾是電子設備內部各元部件之間的相互幹擾。例如：(1)工作電源通過線路的分布電容和絕緣電阻產生漏電而造成的幹擾;(2)信號通過地線
、電源和傳輸導線的阻抗互相耦合
，或導線之間的互感造成的幹擾;(3)設備或係統內部某些元件發熱，影響元件本身或其他元件的穩定性造成的幹擾;(4)大功率和高電壓部件產生的磁場
、電場通過耦合影響其它部件造成的幹擾。

外部幹擾是電子設備或係統以外的因素對線路、設備或係統的幹擾。例如：(1)外部的高電壓、電源通過絕緣漏電而幹擾電子線路、設備或係統;(2)外部大功率的設備在空間產生很強的磁場

，通過互感耦合幹擾電子線路、設備或係統;(3)空間電磁對電子線路或係統產生的幹擾;(4)工作環境溫度不穩定，引起電子線路
、設備或係統內部元器件參數改變造成的幹擾。
[page]
1.2 供能量傳輸的路徑

傳播路徑，指幹擾從幹擾源傳播到敏感器件的通路或媒介。典型的幹擾傳播路徑有以下三種。

(1)當幹擾源的頻率較高，幹擾信號的波長又比被幹擾對象的結構尺寸小，或者幹擾源與被幹擾者之間的距離r≥λ/2π時

，則幹擾信號可以認為是輻射場，它以平麵電磁波形式向外輻射電磁場能量進入被幹擾對象的通路。
(2)幹擾信號以漏電和耦合形式
，通過絕緣支撐物(包括空氣)為媒介，經公共阻抗的耦合進入被航空航天幹擾的線路、設備或係統。
(3)幹擾信號還可以通過直接傳導方式進入線路
、設備或係統。

1.3 接收器

接收器一般是敏感器件，指容易被幹擾的器件。並且當電磁幹擾強度超過允許的界限時，這個器件會發生紊亂。如：A/D、D/A轉換器、單片機，數字集成電路，弱信號放大器等。

2 抗幹擾設計

2.1 抑製幹擾源

抑製幹擾源就是盡可能地減小幹擾源的du/dt
，di/dt。這是抗幹擾設計中最優先考慮和最重要的原則，常常會起到事半功倍的效果。減小幹擾源的du/dt主要是通過在幹擾源兩端並聯電容來實現。減小幹擾源的di/dt則通過在幹擾源回路串聯電感或電阻以及增加續流二極管來實現。抑製幹擾源的常用措施如下。

(1)繼電器線圈增加續流二極管，消除斷開線
圈時產生的反電動勢幹擾。僅添加續流二極管會使繼電器的斷開時間滯後，增加穩壓二極管後繼電器在單位時間內可動作更多的次數。
(2)在繼電器接點兩端並接火花抑製電路(一
般是RC串聯電路
，電阻一般選幾千到幾萬歐姆，電容選0.01μF)，減小電火花影響。
(3)給電機加濾波電路，注意使電容、電感引線盡量短。
(4)電路板上每個IC要並接一個0.01μF～0.1μF高頻電容，以減小IC對電源的影響。注意高頻電容的布線，連線應靠近電源端並盡量粗短，否則，等於增大了電容的等效串聯電阻，會影響濾波效果。
(5)布線時避免90°折線，減少高頻噪聲發射。
(6)可控矽兩端並接RC抑製電路

，減小可控矽產生的噪聲。

2.2 切斷幹擾路徑

gaopinganraozaoshengheyouyongxinhaodepindaibutong
，keyitongguozaidaoxianshangzengjialvboqidefangfaqieduangaopinganraozaoshengdechuanbo，youshiyekejiageliguangoulaijiejue。dianyuanzaoshengdeweihaizuida，yaotebiezhuyichuli。fusheganraoyibandejiejuefangfashizengjiaganraoyuanyuminganqijiandejuli
，yongdixianbatamengelihezaiminganqijianshangjiapingbizhao。qieduanganraochuanbolujingdechangyongcuoshiruxia。

(1)充chong分fen考kao慮lv電dian源yuan對dui單dan片pian機ji的de影ying響xiang。電dian源yuan做zuo得de好hao，整zheng個ge電dian路lu的de抗kang幹gan擾rao就jiu解jie決jue了le一yi大da半ban。許xu多duo單dan片pian機ji對dui電dian源yuan噪zao聲sheng很hen敏min感gan，要yao給gei單dan片pian機ji電dian源yuan加jia濾lv波bo電dian路lu或huo穩wen壓ya器qi，以yi減jian小xiao電dian源yuan噪zao聲sheng對dui單dan片pian機ji的de幹gan擾rao。比bi如ru，可ke以yi利li用yong磁ci珠zhu和he電dian容rong組zu成chengπ形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠。
(2)如果單片機的I/O口用來控製電機等噪聲器件，在I/O口與噪聲源之間應加隔離(增加π形濾波電路)。
(3)注意晶振布線。晶振與單片機引腳盡量靠近，用地線把時鍾區隔離起來，晶振外殼接地並固定。此措施可解決許多疑難問題。
(4)電路板合理分區，如強、弱信號
，數字、模擬信號分開。盡可能把幹擾源(如電機

，繼電器)與敏感元件(如單片機)遠離。
(5)用地線把數字區與模擬區隔離
，數字地與模擬地要分離，最後在一點接於電源地。
(6)單片機和大功率器件的地線要單獨接地


，以減小相互幹擾。大功率器件盡可能放在電路板邊緣。
(7)在單片機I/O口、電源線、電路板連接線等關鍵地方使用抗幹擾元件如磁珠、磁環、電源濾波器，屏蔽罩，可顯著提高電路的抗幹擾性能。
[page]
2.3 提高敏感器件的抗幹擾性能

提ti高gao敏min感gan器qi件jian的de抗kang幹gan擾rao性xing能neng是shi指zhi敏min感gan器qi件jian盡jin量liang減jian少shao對dui幹gan擾rao噪zao聲sheng的de拾shi取qu，以yi及ji從cong不bu正zheng常chang狀zhuang態tai盡jin快kuai恢hui複fu正zheng常chang的de方fang法fa。提ti高gao敏min感gan器qi件jian抗kang幹gan擾rao性xing能neng的de常chang用yong措cuo施shi如ru下xia。

(1)布線時盡量減少回路環的麵積
，以降低感應噪聲。
(2)布線時，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦合噪聲。
(3)對於單片機閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置端在不改變係統邏輯的情況下接地或接電源。
(4)對單片機使用電源監控及看門狗電路，可大幅度提高整個電路的抗幹擾性能。
(5)在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數字電路。

3 實際應用中的設計要點

3.1 精心做好板層的定義

對於多層PCB板的分層，從EMC角度出發並綜合其它因素，給出優選的層設置如表1所示。地平麵EMC的(de)主(zhu)要(yao)目(mu)的(de)是(shi)提(ti)供(gong)一(yi)個(ge)低(di)阻(zu)抗(kang)的(de)地(di)，並(bing)且(qie)給(gei)電(dian)源(yuan)提(ti)供(gong)最(zui)小(xiao)的(de)噪(zao)聲(sheng)回(hui)流(liu)。在(zai)實(shi)際(ji)布(bu)線(xian)中(zhong)

，位(wei)於(yu)兩(liang)地(di)層(ceng)之(zhi)間(jian)的(de)信(xin)號(hao)層(ceng)和(he)與(yu)地(di)層(ceng)相(xiang)鄰(lin)的(de)信(xin)號(hao)層(ceng)是(shi)PCB布線時的優先布線層。高速線、時鍾線和總線等重要信號線應在這些優先信號層上布線和換層。

具體到六層板布局，優先考慮方案1，首先其電源平麵和地平麵相鄰;其次地平麵均與信號層相鄰;布線時優選層S2，將那些高di/dt的信號(如時鍾線)盡量放在這一層
，其次選S3、S1層。主電源和其對應的地在第4層和第5層
，層厚設置時

，增大S2～P1之間的間距，減小P1～G2之間的間距。具體數值要通過阻抗匹配公式計算得出。當成本要求較高時，可采用方案2，優選布線層S1、S2。方案3則保證了電源、地平麵相鄰，減少了電源阻抗;但隻有S2才有好的參考平麵。方案4適用於對於少量信號要求高的場合
，它能提供最好的布線層S2。

3.2 尋找最佳布局

PCB設she計ji者zhe的de主zhu要yao設she計ji和he布bu局ju的de內nei容rong之zhi一yi是shi保bao證zheng不bu發fa生sheng隔ge離li層ceng重zhong疊die的de情qing況kuang。如ru果guo出chu現xian重zhong疊die的de隔ge離li層ceng，就jiu會hui在zai重zhong疊die的de隔ge離li層ceng部bu分fen產chan生sheng有you限xian大da小xiao的de電dian容rong。

首先要考慮PCB尺寸大小。PCB尺寸過大時，印製線條長，阻抗增加，抗噪聲能力下降，成本也增加;過小，則散熱不好，且鄰近線條易受幹擾。在確定PCB尺(chi)寸(cun)後(hou)，再(zai)確(que)定(ding)特(te)殊(shu)元(yuan)件(jian)的(de)位(wei)置(zhi)。最(zui)後(hou)根(gen)據(ju)電(dian)路(lu)的(de)功(gong)能(neng)單(dan)元(yuan)

，對(dui)電(dian)路(lu)的(de)全(quan)部(bu)元(yuan)器(qi)件(jian)進(jin)行(xing)布(bu)局(ju)。盡(jin)可(ke)能(neng)地(di)縮(suo)短(duan)高(gao)頻(pin)元(yuan)器(qi)件(jian)之(zhi)間(jian)的(de)連(lian)線(xian)，設(she)法(fa)減(jian)少(shao)它(ta)們(men)的(de)分(fen)布(bu)參(can)數(shu)和(he)相(xiang)互(hu)間(jian)的(de)電(dian)磁(ci)幹(gan)擾(rao)。易(yi)受(shou)幹(gan)擾(rao)的(de)元(yuan)器(qi)件(jian)不(bu)能(neng)相(xiang)互(hu)挨(ai)得(de)太(tai)近(jin)
，輸(shu)入(ru)和(he)輸(shu)出(chu)元(yuan)件(jian)應(ying)盡(jin)量(liang)遠(yuan)離(li)。

有you些xie元yuan器qi件jian或huo導dao線xian之zhi間jian可ke能neng有you較jiao高gao的de電dian位wei差cha
，應ying加jia大da它ta們men之zhi間jian的de距ju離li，以yi免mian放fang電dian引yin出chu意yi外wai短duan路lu。帶dai高gao電dian壓ya的de元yuan器qi件jian應ying盡jin量liang布bu置zhi在zai調tiao試shi時shi手shou不bu易yi觸chu及ji的de地di方fang。
[page]
3.3 製定合理的布線規則

布bu線xian沒mei有you特te定ding的de標biao準zhun，隻zhi有you電dian子zi工gong程cheng師shi在zai多duo年nian的de電dian路lu設she計ji過guo程cheng中zhong總zong結jie出chu的de一yi些xie設she計ji規gui範fan和he設she計ji原yuan則ze。我wo們men在zai電dian路lu設she計ji時shi，運yun用yong這zhe些xie規gui範fan和he原yuan則ze，對dui電dian路lu的de整zheng體ti布bu局ju和he線xian路lu的de鋪pu設she進jin行xing抗kang幹gan擾rao設she計ji的de整zheng體ti把ba握wo和he預yu測ce

，不bu僅jin能neng減jian少shao設she計ji成cheng本ben，還hai能neng減jian少shao電dian磁ci幹gan擾rao問wen題ti的de出chu現xian。

布線時為減少串擾應采用以下一些設計原則：最小化元件間的物理距離;最小化並行布線走線的長度;元件要遠離互聯接口及其他容易受數據幹擾及耦合影響的區域;對阻抗受控走線或頻波能量豐富的走線提供正確的終端;避免互相平行的走線布線
，提供走線間足夠的間隔以最小化電感耦合;相鄰層上的布線要互相垂直，防止層間的電容耦合;降低信號到地的參考距離間隔;降低走線阻抗和信號驅動電平等。

4 結束語

各ge種zhong幹gan擾rao設she備bei的de輻fu射she很hen複fu雜za，要yao真zhen正zheng完wan全quan消xiao除chu電dian磁ci幹gan擾rao是shi不bu可ke能neng完wan成cheng的de任ren務wu。但dan是shi可ke以yi根gen據ju電dian磁ci兼jian容rong性xing的de基ji本ben原yuan理li采cai取qu措cuo施shi來lai最zui大da限xian度du地di減jian小xiao電dian磁ci幹gan擾rao
，並bing使shi之zhi控kong製zhi在zai係xi統tong可ke容rong納na的de範fan圍wei之zhi內nei，從cong而er保bao證zheng係xi統tong或huo設she備bei可ke靠kao運yun行xing。隨sui著zheEMC學科的日益發展，相信越來越多的抗EMI措施會湧現出來。針對不同的電子係統具體分析論證

，一定可以總結出針對該係統的

、最有效最合適的EMC方案。

相關閱讀：
分享：如何在PCB設計階段處理好EMC/EMI問題
http://m.0-fzl.cn/emc-art/80021921
搞定EMC的兩大關鍵：元器件選型和PCB設計
http://m.0-fzl.cn/emc-art/80021879
工程師經驗：隔離方法在EMC設計中的應用及注意事項
http://m.0-fzl.cn/emc-art/80021905
工程師經驗談：如何做好PCB的EMC設計？
http://m.0-fzl.cn/emc-art/80021903