中心議題：

• 電磁兼容原理
• 電磁兼容設計

解決方案：

• 工藝和部件的選取
• 電路的布局
• 導線的布局

引言

混合集成電路（Hybrid Integrated Circuit）是由半導體集成工藝與厚（薄）mogongyijieheerzhichengdejichengdianlu。hunhejichengdianlushizaijipianshangyongchengmofangfazhizuohoumohuobomoyuanjianjiqihulianxian，bingzaitongyijipianshangjiangfenlidebandaotixinpian、單片集成電路或微型元件混合組裝
，再外加封裝而成。具有組裝密度大
、可靠性高、電性能好等特點。

隨著電路板尺寸變小、布(bu)線(xian)密(mi)度(du)加(jia)大(da)以(yi)及(ji)工(gong)作(zuo)頻(pin)率(lv)的(de)不(bu)斷(duan)提(ti)高(gao)
，電(dian)路(lu)中(zhong)的(de)電(dian)磁(ci)幹(gan)擾(rao)現(xian)象(xiang)也(ye)越(yue)來(lai)越(yue)突(tu)出(chu)
，電(dian)磁(ci)兼(jian)容(rong)問(wen)題(ti)也(ye)就(jiu)成(cheng)為(wei)一(yi)個(ge)電(dian)子(zi)係(xi)統(tong)能(neng)否(fou)正(zheng)常(chang)工(gong)作(zuo)的(de)關(guan)鍵(jian)。電(dian)路(lu)板(ban)的(de)電(dian)磁(ci)兼(jian)容(rong)設(she)計(ji)成(cheng)為(wei)係(xi)統(tong)設(she)計(ji)的(de)關(guan)鍵(jian)。

電磁兼容原理

電(dian)磁(ci)兼(jian)容(rong)是(shi)指(zhi)電(dian)子(zi)設(she)備(bei)和(he)電(dian)源(yuan)在(zai)一(yi)定(ding)的(de)電(dian)磁(ci)幹(gan)擾(rao)環(huan)境(jing)下(xia)正(zheng)常(chang)可(ke)靠(kao)工(gong)作(zuo)的(de)能(neng)力(li)
，同(tong)時(shi)也(ye)是(shi)電(dian)子(zi)設(she)備(bei)和(he)電(dian)源(yuan)限(xian)製(zhi)自(zi)身(shen)產(chan)生(sheng)電(dian)磁(ci)幹(gan)擾(rao)和(he)避(bi)免(mian)幹(gan)擾(rao)周(zhou)圍(wei)其(qi)它(ta)電(dian)子(zi)設(she)備(bei)的(de)能(neng)力(li)。

任何一個電磁幹擾的發生必須具備三個基本條件:首先要具備幹擾源,也就是產生有害電磁場的裝置或設備;其次是要具有傳播幹擾的途徑,通常認為有兩種方式:傳導耦合方式和輻射耦合方式,第三是要有易受幹擾的敏感設備。因此,解決電磁兼容性問題應針對電磁幹擾的三要素,逐一進行解決:減小幹擾發生元件的幹擾強度
；切斷幹擾的傳播途徑

；降低係統對幹擾的敏感程度。

混合集成電路設計中存在的電磁幹擾有: 傳導幹擾、串音幹擾以及輻射幹擾。在解決EMI問題時，首先應確定發射源的耦合途徑是傳導的、輻(fu)射(she)的(de)，還(hai)是(shi)串(chuan)音(yin)。如(ru)果(guo)一(yi)個(ge)高(gao)幅(fu)度(du)的(de)瞬(shun)變(bian)電(dian)流(liu)或(huo)快(kuai)速(su)上(shang)升(sheng)的(de)電(dian)壓(ya)出(chu)現(xian)在(zai)靠(kao)近(jin)載(zai)有(you)信(xin)號(hao)的(de)導(dao)體(ti)附(fu)近(jin)

，電(dian)磁(ci)幹(gan)擾(rao)的(de)問(wen)題(ti)主(zhu)要(yao)是(shi)串(chuan)音(yin)。如(ru)果(guo)幹(gan)擾(rao)源(yuan)和(he)敏(min)感(gan)器(qi)件(jian)之(zhi)間(jian)有(you)完(wan)整(zheng)的(de)電(dian)路(lu)連(lian)接(jie)，則(ze)是(shi)傳(chuan)導(dao)幹(gan)擾(rao)。而(er)在(zai)兩(liang)根(gen)傳(chuan)輸(shu)高(gao)頻(pin)信(xin)號(hao)的(de)平(ping)行(xing)導(dao)線(xian)之(zhi)間(jian)則(ze)會(hui)產(chan)生(sheng)輻(fu)射(she)幹(gan)擾(rao)。

電磁兼容設計

在(zai)混(hun)合(he)集(ji)成(cheng)電(dian)路(lu)電(dian)磁(ci)兼(jian)容(rong)性(xing)設(she)計(ji)時(shi)首(shou)先(xian)要(yao)做(zuo)功(gong)能(neng)性(xing)檢(jian)驗(yan)
，在(zai)方(fang)案(an)已(yi)確(que)定(ding)的(de)電(dian)路(lu)中(zhong)檢(jian)驗(yan)電(dian)磁(ci)兼(jian)容(rong)性(xing)指(zhi)標(biao)能(neng)否(fou)滿(man)足(zu)要(yao)求(qiu)
，若(ruo)不(bu)滿(man)足(zu)就(jiu)要(yao)修(xiu)改(gai)參(can)數(shu)來(lai)達(da)到(dao)指(zhi)標(biao)，如(ru)發(fa)射(she)功(gong)率(lv)
、工作頻率、重新選擇器件等。其次是做防護性設計，包括濾波、屏蔽
、接jie地di與yu搭da接jie設she計ji等deng。第di三san是shi做zuo布bu局ju的de調tiao整zheng性xing設she計ji，包bao括kuo總zong體ti布bu局ju的de檢jian驗yan，元yuan器qi件jian及ji導dao線xian的de布bu局ju檢jian驗yan等deng。通tong常chang，電dian路lu的de電dian磁ci兼jian容rong性xing設she計ji包bao括kuo：工藝和部件的選擇

、電路布局及導線的布設等。

1.工藝和部件的選取

混合集成電路有三種製造工藝可供選擇，單層薄膜、多層厚膜和多層共燒厚膜。薄膜工藝能夠生產高密度混合電路所需的小尺寸
、低功率和高電流密度的元器件，具有高質量、穩定、kekaohelinghuodetedian，shiheyugaosugaopinhegaofengzhuangmidudedianluzhong。danzhinengzuodancengbuxianqiechengbenjiaogao。duocenghoumogongyinenggouyijiaodidechengbenzhizaoduocenghuliandianlu，congdiancijianrongdejiaodulaishuo
，duocengbuxiankeyijianxiaoxianlubandediancifushebingtigaoxianlubandekangganraonengli。yinweikeyishezhizhuanmendedianyuancenghediceng，shixinhaoyudixianzhijiandejulijinweicengjianjuli。zheyang，banshangsuoyouxinhaodehuilumianjijiukeyijiangzhizuixiao，congeryouxiaojianxiaochamofushe。

其(qi)中(zhong)多(duo)層(ceng)共(gong)燒(shao)厚(hou)膜(mo)工(gong)藝(yi)具(ju)有(you)更(geng)多(duo)的(de)優(you)點(dian)，是(shi)目(mu)前(qian)無(wu)源(yuan)集(ji)成(cheng)的(de)主(zhu)流(liu)技(ji)術(shu)。它(ta)可(ke)以(yi)實(shi)現(xian)更(geng)多(duo)層(ceng)的(de)布(bu)線(xian)，易(yi)於(yu)內(nei)埋(mai)元(yuan)器(qi)件(jian)

，提(ti)高(gao)組(zu)裝(zhuang)密(mi)度(du)，具(ju)有(you)良(liang)好(hao)的(de)高(gao)頻(pin)特(te)性(xing)和(he)高(gao)速(su)傳(chuan)輸(shu)特(te)性(xing)。此(ci)外(wai)，與(yu)薄(bo)膜(mo)技(ji)術(shu)具(ju)有(you)良(liang)好(hao)的(de)兼(jian)容(rong)性(xing)，二(er)者(zhe)結(jie)合(he)可(ke)實(shi)現(xian)更(geng)高(gao)組(zu)裝(zhuang)密(mi)度(du)和(he)更(geng)好(hao)性(xing)能(neng)的(de)混(hun)合(he)多(duo)層(ceng)電(dian)路(lu)。

混合電路中的有源器件一般選用裸芯片
，沒有裸芯片時可選用相應的封裝好的芯片，為得到最好的EMC特性，盡量選用表貼式芯片。選擇芯片時在滿足產品技術指標的前提下
，盡量選用低速時鍾。在HC能用時絕不使用AC，CMOS4000能行就不用HC。電容應具有低的等效串聯電阻，這樣可以避免對信號造成大的衰減。

混合電路的封裝可采用可伐金屬的底座和殼蓋，平行縫焊，具有很好的屏蔽作用。

2.電路的布局

在進行混合微電路的布局劃分時，首先要考慮三個主要因素：輸入/輸出引腳的個數，器件密度和功耗。一個實用的規則是片狀元件所占麵積為基片的20% ，每平方英寸耗散功率不大於2W。

在器件布置方麵
，原則上應將相互有關的器件盡量靠近，將數字電路
、模擬電路及電源電路分別放置，將高頻電路與低頻電路分開。易產生噪聲的器件、小電流電路、大(da)電(dian)流(liu)電(dian)路(lu)等(deng)應(ying)盡(jin)量(liang)遠(yuan)離(li)邏(luo)輯(ji)電(dian)路(lu)。對(dui)時(shi)鍾(zhong)電(dian)路(lu)和(he)高(gao)頻(pin)電(dian)路(lu)等(deng)主(zhu)要(yao)幹(gan)擾(rao)和(he)輻(fu)射(she)源(yuan)應(ying)單(dan)獨(du)安(an)排(pai)，遠(yuan)離(li)敏(min)感(gan)電(dian)路(lu)。輸(shu)入(ru)輸(shu)出(chu)芯(xin)片(pian)要(yao)位(wei)於(yu)接(jie)近(jin)混(hun)合(he)電(dian)路(lu)封(feng)裝(zhuang)的(de)I/O出口處。

gaopinyuanqijianjinkenengsuoduanlianxian，yijianshaofenbucanshuhexianghujiandedianciganrao，yishouganraoyuanqijianbunengxianghulidetaijin
，shurushuchujinliangyuanli。zhendangqijinkenengkaojinshiyongshizhongxinpiandeweizhi，bingyuanlixinhaojiekouhedidianpingxinhaoxinpian。yuanqijianyaoyujipiandeyibianpingxinghuochuizhi，jinkenengshiyuanqijianpingxingpailie
，zheyangbujinhuijianxiaoyuanqijianzhijiandefenbucanshu，yefuhehunhedianludezhizaogongyi，yiyushengchan。
在混合電路基片上電源和接地的引出焊盤應對稱布置

，最好均勻地分布許多電源和接地的I/O連接。裸芯片的貼裝區連接到最負的電位平麵。

在選用多層混合電路時
，電路板的層間安排隨著具體電路改變，但一般具有以下特征。

（1）電源和地層分配在內層，可視為屏蔽層，可以很好地抑製電路板上固有的共模RF幹擾，減小高頻電源的分布阻抗。

（2）板(ban)內(nei)電(dian)源(yuan)平(ping)麵(mian)和(he)地(di)平(ping)麵(mian)盡(jin)量(liang)相(xiang)互(hu)鄰(lin)近(jin)

，一(yi)般(ban)地(di)平(ping)麵(mian)在(zai)電(dian)源(yuan)平(ping)麵(mian)之(zhi)上(shang)
，這(zhe)樣(yang)可(ke)以(yi)利(li)用(yong)層(ceng)間(jian)電(dian)容(rong)作(zuo)為(wei)電(dian)源(yuan)的(de)平(ping)滑(hua)電(dian)容(rong)，同(tong)時(shi)接(jie)地(di)平(ping)麵(mian)對(dui)電(dian)源(yuan)平(ping)麵(mian)分(fen)布(bu)的(de)輻(fu)射(she)電(dian)流(liu)起(qi)到(dao)屏(ping)蔽(bi)作(zuo)用(yong)。

（3）布線層應盡量安排與電源或地平麵相鄰以產生通量對消作用。

3.導線的布局

在zai電dian路lu設she計ji中zhong，往wang往wang隻zhi注zhu重zhong提ti高gao布bu線xian密mi度du，或huo追zhui求qiu布bu局ju均jun勻yun，忽hu視shi了le線xian路lu布bu局ju對dui預yu防fang幹gan擾rao的de影ying響xiang，使shi大da量liang的de信xin號hao輻fu射she到dao空kong間jian形xing成cheng幹gan擾rao，可ke能neng會hui導dao致zhi更geng多duo的de電dian磁ci兼jian容rong問wen題ti。因yin此ci
，良liang好hao的de布bu線xian是shi決jue定ding設she計ji成cheng功gong的de關guan鍵jian。

3.1 地線的布局

地di線xian不bu僅jin是shi電dian路lu工gong作zuo的de電dian位wei參can考kao點dian
，還hai可ke以yi作zuo為wei信xin號hao的de低di阻zu抗kang回hui路lu。地di線xian上shang較jiao常chang見jian的de幹gan擾rao就jiu是shi地di環huan路lu電dian流liu導dao致zhi的de地di環huan路lu幹gan擾rao。解jie決jue好hao這zhe一yi類lei幹gan擾rao問wen題ti，就jiu等deng於yu解jie決jue了le大da部bu分fen的de電dian磁ci兼jian容rong問wen題ti。地di線xian上shang的de噪zao音yin主zhu要yao對dui數shu字zi電dian路lu的de地di電dian平ping造zao成cheng影ying響xiang，而er數shu字zi電dian路lu輸shu出chu低di電dian平ping時shi，對dui地di線xian的de噪zao聲sheng更geng為wei敏min感gan。地di線xian上shang的de幹gan擾rao不bu僅jin可ke能neng引yin起qi電dian路lu的de誤wu動dong作zuo，還hai會hui造zao成cheng傳chuan導dao和he輻fu射she發fa射she。因yin此ci，減jian小xiao這zhe些xie幹gan擾rao的de重zhong點dian就jiu在zai於yu盡jin可ke能neng地di減jian小xiao地di線xian的de阻zu抗kang（對於數字電路
，減小地線電感尤為重要）。

地線的布局要注意以下幾點：

（1）根據不同的電源電壓
，數字電路和模擬電路分別設置地線。

（2）公gong共gong地di線xian盡jin可ke能neng加jia粗cu。在zai采cai用yong多duo層ceng厚hou膜mo工gong藝yi時shi
，可ke專zhuan門men設she置zhi地di線xian麵mian，這zhe樣yang有you助zhu於yu減jian小xiao環huan路lu麵mian積ji
，同tong時shi也ye降jiang低di了le接jie受shou天tian線xian的de效xiao率lv。並bing且qie可ke作zuo為wei信xin號hao線xian的de屏ping蔽bi體ti。

（3）應避免梳狀地線，這種結構使信號回流環路很大
，會增加輻射和敏感度
，並且芯片之間的公共阻抗也可能造成電路的誤操作。

（4）板上裝有多個芯片時，地線上會出現較大的電位差，應把地線設計成封閉環路，提高電路的噪聲容限。

（5）同時具有模擬和數字功能的電路板，模擬地和數字地通常是分離的，隻在電源處連接。

3.2 電源線的布局

一般而言，除直接由電磁輻射引起的幹擾外，經由電源線引起的電磁幹擾最為常見。因此電源線的布局也很重要，通常應遵守以下規則[3,4]。

（1）電源線盡可能靠近地線以減小供電環路麵積，差模輻射小，有助於減小電路交擾。不同電源的供電環路不要相互重疊。

（2）采cai用yong多duo層ceng工gong藝yi時shi
，模mo擬ni電dian源yuan和he數shu字zi電dian源yuan分fen開kai，避bi免mian相xiang互hu幹gan擾rao。不bu要yao把ba數shu字zi電dian源yuan與yu模mo擬ni電dian源yuan重zhong疊die放fang置zhi，否fou則ze就jiu會hui產chan生sheng耦ou合he電dian容rong
，破po壞huai分fen離li度du。

（3）電dian源yuan平ping麵mian與yu地di平ping麵mian可ke采cai用yong完wan全quan介jie質zhi隔ge離li，頻pin率lv和he速su度du很hen高gao時shi，應ying選xuan用yong低di介jie電dian常chang數shu的de介jie質zhi漿jiang料liao。電dian源yuan平ping麵mian應ying靠kao近jin接jie地di平ping麵mian，並bing安an排pai在zai接jie地di平ping麵mian之zhi下xia，對dui電dian源yuan平ping麵mian分fen布bu的de輻fu射she電dian流liu起qi到dao屏ping蔽bi作zuo用yong。

（4）芯片的電源引腳和地線引腳之間應進行去耦。去耦電容采用0.01uF的片式電容，應貼近芯片安裝，使去耦電容的回路麵積盡可能減小。

（5）選用貼片式芯片時，盡量選用電源引腳與地引腳靠得較近的芯片，可以進一步減小去耦電容的供電回路麵積
，有利於實現電磁兼容。

3.3信號線的布局

zaishiyongdancengbomogongyishi
，yigejianbianshiyongdefangfashixianbuhaodixian，ranhoujiangguanjianxinhao
，rugaosushizhongxinhaohuomingandianlukaojintamendedihuilubuzhi，zuihouduiqitadianlubuxian。xinhaoxiandebuzhizuihaogenjuxinhaodeliuxiangshunxuanpai
，shidianlubanshangdexinhaozouxiangliuchang。

如果要把EMI減jian到dao最zui小xiao，就jiu讓rang信xin號hao線xian盡jin量liang靠kao近jin與yu它ta構gou成cheng的de回hui流liu信xin號hao線xian，使shi回hui路lu麵mian積ji盡jin可ke能neng小xiao，以yi免mian發fa生sheng輻fu射she幹gan擾rao。低di電dian平ping信xin號hao通tong道dao不bu能neng靠kao近jin高gao電dian平ping信xin號hao通tong道dao和he無wu濾lv波bo的de電dian源yuan線xian
，對dui噪zao聲sheng敏min感gan的de布bu線xian不bu要yao與yu大da電dian流liu
、高速開關線平行。如果可能，把所有關鍵走線都布置成帶狀線。不相容的信號線（數字與模擬、高速與低速、大電流與小電流、高電壓與低電壓等）應ying相xiang互hu遠yuan離li
，不bu要yao平ping行xing走zou線xian。信xin號hao間jian的de串chuan擾rao對dui相xiang鄰lin平ping行xing走zou線xian的de長chang度du和he走zou線xian間jian距ju極ji其qi敏min感gan，所suo以yi盡jin量liang使shi高gao速su信xin號hao線xian與yu其qi它ta平ping行xing信xin號hao線xian間jian距ju拉la大da且qie平ping行xing長chang度du縮suo小xiao。

daodaidedianganyuqichangduhechangdudeduishuchengzhengbi

，yuqikuandudeduishuchengfanbi。yinci，daodaiyaojinkenengduan
，tongyiyuanjiandegetiaodizhixianhuoshujuxianjinkenengbaochichangduyizhi
，zuoweidianlushurushuchudedaoxianjinliangbimianxianglinpingxing，zuihaozaizhijianjiajiedixian
，keyouxiaoyizhichuanrao。disuxinhaodebuxianmidukeyixiangduidaxie

，gaosuxinhaodebuxianmiduyingjinliangxiao。

在多層厚膜工藝中，除了遵守單層布線的規則外還應注意：jinliangshejidandudedixianmian，xinhaocenganpaiyudicengxianglin。bunengshiyongshi，bixuzaigaopinhuomingandianludelinjinshezhiyigendixian。fenbuzaibutongcengshangdexinhaoxianzouxiangyingxianghuchuizhi，zheyangkeyijianshaoxianjiandedianchanghecichangouheganrao；tongyicengshangdexinhaoxianbaochiyidingjianju，zuihaoyongxiangyingdixianhuilugeli，jianshaoxianjianxinhaochuanrao。meiyitiaogaosuxinhaoxianyaoxianzhizaitongyicengshang。xinhaoxianbuyaolijipianbianyuantaijin，fouzehuiyinqitezhengzukangbianhua

，erqierongyichanshengbianyuanchang，zengjiaxiangwaidefushe。


3.4 時鍾線路的布局

時鍾電路在數字電路中占有重要地位，同時又是產生電磁輻射的主要來源。一個具有2ns上升沿的時鍾信號輻射能量的頻譜可達160MHz。因此設計好時鍾電路是保證達到整個電路電磁兼容的關鍵。關於時鍾電路的布局
，有以下注意事項：

（1）不要采用菊花鏈結構傳送時鍾信號，而應采用星型結構
，即所有的時鍾負載直接與時鍾功率驅動器相互連接。

（2）所有連接晶振輸入/ 輸出端的導帶盡量短，以減少噪聲幹擾及分布電容對晶振的影響。

（3）晶振電容地線應使用盡量寬而短的導帶連接至器件上
；離晶振最近的數字地引腳，應盡量減少過孔。

結束語

本(ben)文(wen)詳(xiang)細(xi)闡(chan)述(shu)了(le)混(hun)合(he)集(ji)成(cheng)電(dian)路(lu)電(dian)磁(ci)幹(gan)擾(rao)產(chan)生(sheng)的(de)原(yuan)因(yin)，並(bing)結(jie)合(he)混(hun)合(he)集(ji)成(cheng)電(dian)路(lu)的(de)工(gong)藝(yi)特(te)點(dian)提(ti)出(chu)了(le)係(xi)統(tong)電(dian)磁(ci)兼(jian)容(rong)設(she)計(ji)中(zhong)應(ying)注(zhu)意(yi)的(de)問(wen)題(ti)和(he)采(cai)取(qu)的(de)具(ju)體(ti)措(cuo)施(shi)，為(wei)提(ti)高(gao)混(hun)合(he)集(ji)成(cheng)電(dian)路(lu)的(de)電(dian)磁(ci)兼(jian)容(rong)性(xing)奠(dian)定(ding)了(le)基(ji)礎(chu)。