中心議題：

• PCB的抑製電磁幹擾設計

解決方案：

• 采取一些措施設法抑製幹擾強度
• 提高單元電路本身的抗幹擾能力

印製板的設計是製作電子產品的重要一環
，隨著電子技術的飛速發展，PCB的密度越來越高，PCB設計的好壞對抗幹擾能力影響很大。如果設計不合理會產生電磁幹擾，使電路性能受到影響，甚至無法正常工作。

一、電磁幹擾主要有

1
、平行導線之間存在電感效應，電阻效應，電導效應，互感效應。一根導線上的變化電流必然影響另一根導線，從而產生幹擾。

2、印yin製zhi板ban上shang的de印yin製zhi導dao線xian
，板ban外wai連lian接jie導dao線xian甚shen至zhi元yuan器qi件jian引yin線xian都dou可ke能neng成cheng為wei發fa射she或huo接jie收shou幹gan擾rao信xin號hao的de天tian線xian。這zhe在zai高gao頻pin電dian路lu的de印yin製zhi板ban設she計ji中zhong尤you其qi不bu可ke忽hu視shi。

3、電路中磁性元件，如揚聲器、電磁鐵、永磁表頭等產生的恒定磁場以及變壓器、繼電器等產生的突變磁場，對印製板也會產生影響。

二
、抑製電磁幹擾的方法

電磁幹擾無法完全避免，但在設計印製板時可采取一些措施設法抑製幹擾強度，提高單元電路本身的抗幹擾能力，避免或減少幹擾。

1

、容易受幹擾的導線布設要點

通常低電平
、高阻抗端導線容易受幹擾，布線時應越短越好：輸入
、shuchuduanyongdedaoxianyingjinliangbimianxianglinpingxing，zuihaojiaxianjiandixian，yimianfashengfankuiouhe。pingxingxianxiaoyingyuchangduchengzhengbi，anxinhaoquxiangshunxubuxian，jiyuhuichuancha。yuanliganraoyuan，jinliangyuanlidianyuanxian
，gaodianpingdaoxian：實在躲不開幹擾源時，不能與之平行走線，雙麵板交又通過，單麵板飛線過渡。如圖1所示。 2、避免導線成環

印製板上環形導線相當於單匝線圈或環形天線，使電感效應和天線效應增強。布線時盡可能避免成環型麵積。如圖2所示。 [page]
3、反饋布線要點

反饋元件和導線連接輸入和輸出
，布線不當容易引入幹擾。
如圖3所示放大電路，由於反饋導線越過放大器基極電阻。可能產生寄生耦合，影響電路工作。圖4所示電路的布設將反饋元件置於中間
，輸出導線遠離前級元件，避免幹擾。 4.設置屏蔽地線

印製板內設置屏蔽地線有以下幾種形式：

（1）大麵積屏蔽地線

如圖5所示，屏蔽地線不能作信號地線
，隻能作屏蔽用。

（2）專置地線環

如圖6所示
，環繞在輸入信號線布設地線，避免輸入線受幹擾。這種屏蔽地線可以單側
、雙側，也可在另一層。

（3）屏蔽線

高頻電路中，印製導線分布參數對信號影響大，且不容易進行阻抗匹配
，可局部使用專用屏蔽線連接，如圖7所示。

電容引線不能太長
，尤其是高頻旁路電容不能有引線。此外
，還應注意：

（1）在印製板中有接觸器
、繼電器

、按鈕等元件時
，操作時均會產生較大火花放電，必須采用RC電路來吸收放電電流。一般R取1～2K

，C取2.2～4.7μF。

（2）CMOS電路的輸入阻抗很高，且易受感應

，因此在使用時對不用端要接地或接正電源。
印(yin)製(zhi)線(xian)路(lu)板(ban)是(shi)電(dian)子(zi)產(chan)品(pin)最(zui)基(ji)本(ben)的(de)部(bu)件(jian)，印(yin)製(zhi)線(xian)路(lu)板(ban)的(de)幹(gan)擾(rao)抑(yi)製(zhi)是(shi)一(yi)個(ge)技(ji)巧(qiao)性(xing)很(hen)強(qiang)的(de)工(gong)作(zuo)
，同(tong)時(shi)，也(ye)需(xu)要(yao)大(da)量(liang)的(de)經(jing)驗(yan)積(ji)累(lei)。隻(zhi)要(yao)我(wo)們(men)在(zai)設(she)計(ji)中(zhong)遵(zun)循(xun)一(yi)些(xie)規(gui)則(ze)
，注(zhu)意(yi)經(jing)驗(yan)和(he)技(ji)術(shu)的(de)積(ji)累(lei)和(he)總(zong)結(jie)，一(yi)定(ding)能(neng)設(she)計(ji)出(chu)性(xing)能(neng)優(you)良(liang)的(de)PCB板。