中心議題：

• 常用通信接口技術的探討

解決方案：

• 串並行轉換器至成幀器接口
• 成幀器與網絡處理器及其他元件間的接口
• 網絡處理器與交換架構間的接口
• 控製板接口

在過去兩年裏

，用於消除IC、電(dian)路(lu)板(ban)和(he)係(xi)統(tong)之(zhi)間(jian)數(shu)據(ju)傳(chuan)輸(shu)瓶(ping)頸(jing)的(de)接(jie)口(kou)標(biao)準(zhun)層(ceng)出(chu)不(bu)窮(qiong)，本(ben)文(wen)將(jiang)就(jiu)通(tong)信(xin)應(ying)用(yong)標(biao)準(zhun)部(bu)件(jian)的(de)某(mou)些(xie)最(zui)流(liu)行(xing)的(de)標(biao)準(zhun)進(jin)行(xing)分(fen)析(xi)，並(bing)研(yan)究(jiu)眾(zhong)多(duo)新(xin)標(biao)準(zhun)出(chu)現(xian)的(de)原(yuan)因(yin)，此(ci)外(wai)還(hai)探(tan)討(tao)設(she)計(ji)者(zhe)如(ru)何(he)解(jie)決(jue)互(hu)用(yong)性(xing)的(de)難(nan)題(ti)。

與串並行轉換器相連的光電器件

在高速光纖通信係統中
，傳輸的數據流需要進行格式轉換

，即在光纖傳輸時的串行格式及在電子處理時的並行格式之間轉換。串行器-解串器(一般被稱作串並行轉換器)jiushiyonglaishixianzhezhongzhuanhuande。chuanbingxingzhuanhuanqiyuguangdianchuanganqijiandejiekoutongchangweigaosuchuanxingshujuliu
，liyongyizhongbianmafanganshixianbutongxinling，zheyangkecongshujuhuifuqianrushizhong。genjusuozhichidetongxinbiaozhun
，gaichuanxingliukezai1.25Gb/s(千兆以太網)、2.488Gb/s(OC-48/STM-16)
、9.953Gb/s(OC-192/STM-64)或10.3Gb/s(10千兆以太網)條件下傳輸。

串並行轉換器至成幀器接口

在Sonet/SDH的世界中，光纖中的數據傳輸往往采用幀的形式。每幀包括附加信息(用於同步、誤差監視、保護切換等)heyouxiaozaiheshuju。chuanshushebeibixuzaishuchushujuzhongjiaruzhendefujiaxinxi
，jieshoushebeizebixucongzhenzhongtiquyouxiaozaiheshuju，bingyongzhendefujiaxinxijinxingxitongguanli。zhexiecaozuodouhuizaichengzhenqizhongwancheng。

由於成幀器需要實現某些複雜的數字邏輯，因而決定了串並行轉換器與成幀器間所用的接口技術，采用標準CMOS工藝製造的高集成度IC。目前的CMOS工藝不能支持10Gb/s串行數據流，因此串並行轉換器與成幀器間需要並行接口。目前最流行的選擇是由光網絡互聯論壇(OpticalInternetworkingForum)開發的SFI-4
，該接口使用兩個速度達622Mb/s的16位並行數據流(每個方向一個)。SFI-4與(yu)目(mu)前(qian)很(hen)多(duo)新(xin)型(xing)接(jie)口(kou)一(yi)樣(yang)
，使(shi)用(yong)源(yuan)同(tong)步(bu)時(shi)鍾(zhong)，即(ji)時(shi)鍾(zhong)信(xin)號(hao)與(yu)數(shu)據(ju)信(xin)號(hao)共(gong)同(tong)由(you)傳(chuan)輸(shu)器(qi)件(jian)傳(chuan)輸(shu)。源(yuan)同(tong)步(bu)時(shi)鍾(zhong)可(ke)顯(xian)著(zhu)降(jiang)低(di)時(shi)鍾(zhong)信(xin)號(hao)與(yu)數(shu)據(ju)信(xin)號(hao)間(jian)的(de)偏(pian)移(yi)，但(dan)它(ta)不(bu)能(neng)完(wan)全(quan)消(xiao)除(chu)不(bu)匹(pi)配(pei)PCB線路長度引起的偏移效應。16個數據信號和時鍾信號均使用IEEE-1593.6標準LVDS信令。該接口僅需在串並行轉換器與成幀器間來回傳輸數據，距離較短
，因此無須具備複雜的流控製或誤差檢測功能。

以太網中也存在類似接口。在10千兆以太網PHY的物理編碼子層(PCS)與物理介質連接(PMA)層之間

，IEEE-802.3ae規範提供了一種被稱作XSBI的接口。這種10千兆16位接口在每個方向都具有16位並行數據流及源同步時鍾。數據和時鍾均使用IEEE-1593.6標準LVDS信令。數據通道使用64b/66b編碼方案
，其時鍾頻率為644MHz。

該10千兆以太網規範使用串行接口連接MAC(介質訪問控製)層和PHY(物理)層。這個被稱作XAUI的接口，也被稱為10千兆連接單元接口，這是一種使用四通道的串行接口，每個通道傳輸2.5Gb/s有效載荷數據

，8b/10b編碼使每個通道的比特率高達3.125Gb/s。該接口一般用於連接MAC和包含PHY及光器件的獨立模塊。根據幾家製造商的多源協議開發的Xenpak光模塊使用XAUI接口。後文還將提到XAUI也用於係統背板。

成幀器與網絡處理器及其他元件間的接口

成幀器與網絡處理器間傳輸的數據可代表很多不同的數據流。Sonet/SDH幀(zhen)中(zhong)包(bao)含(han)的(de)附(fu)加(jia)數(shu)據(ju)表(biao)明(ming)數(shu)據(ju)有(you)效(xiao)載(zai)荷(he)中(zhong)每(mei)個(ge)數(shu)據(ju)流(liu)的(de)位(wei)置(zhi)，該(gai)信(xin)息(xi)需(xu)要(yao)在(zai)成(cheng)幀(zhen)器(qi)與(yu)網(wang)絡(luo)處(chu)理(li)器(qi)及(ji)相(xiang)關(guan)器(qi)件(jian)間(jian)傳(chuan)輸(shu)，如(ru)分(fen)類(lei)引(yin)擎(qing)和(he)流(liu)量(liang)管(guan)理(li)器(qi)。此(ci)外(wai)
，網(wang)絡(luo)處(chu)理(li)器(qi)和(he)相(xiang)關(guan)器(qi)件(jian)還(hai)實(shi)現(xian)各(ge)種(zhong)複(fu)雜(za)的(de)任(ren)務(wu)，如(ru)數(shu)據(ju)包(bao)傳(chuan)向(xiang)交(jiao)換(huan)芯(xin)片(pian)的(de)時(shi)序(xu)安(an)排(pai)
，管(guan)理(li)數(shu)據(ju)包(bao)內(nei)容(rong)以(yi)確(que)保(bao)沒(mei)有(you)非(fei)法(fa)數(shu)據(ju)進(jin)入(ru)網(wang)絡(luo)，以(yi)及(ji)測(ce)量(liang)帶(dai)寬(kuan)以(yi)便(bian)特(te)定(ding)應(ying)用(yong)或(huo)用(yong)戶(hu)享(xiang)有(you)優(you)先(xian)權(quan)。由(you)於(yu)這(zhe)些(xie)任(ren)務(wu)很(hen)複(fu)雜(za)，因(yin)此(ci)需(xu)要(yao)在(zai)成(cheng)幀(zhen)器(qi)與(yu)網(wang)絡(luo)處(chu)理(li)器(qi)間(jian)實(shi)施(shi)流(liu)控(kong)製(zhi)方(fang)案(an)。

成幀器、網絡處理器與相關器件間通常使用的接口包括Utopia接口、POS-PHY接口、SPI接口和Flexbus接口。每個接口的後綴為levelX，其級別表明標稱數據速率。Level2即指每個方向的數據速率為622Mb/s，Level3為2.488Gb/s，level4為9.953Gb/s，Level5為39.8Gb/s。因此POS-PHYLevel4的標稱帶寬為9.953Gb/s。Utopia接口是為包含固定長度ATM單元的數據流而設計的。
[page]
POS-PHY接口(Sonet物理層上的包)由PMC-Sierra和Saturn開發
，很多特性與Utopia接口相同
，有一項改進功能值得注意
，即POS-PHY能滿足不同長度數據包的需要，而Utopia隻適用於固定單元長度。這表明POS-PHY接口是為無須ATM層，即可在Sonet/SDH傳輸層上直接傳輸長度變化的IP包的應用而設計的，因此被稱作Sonet上的數據包。

Flexbus接口由AMCC開發
，可處理Sonet傳輸層上的變長度IP包。AMCC的FlexbusLevel4已獲光網絡互聯論壇采納，作為SPILevel4Phase1(一般縮寫為SPI-4.1)，並已經作為業界標準規範發布。該規範在每個方向上提供64位並行點至點數據通道，它使用HSTLclass1I/O
，源同步時鍾頻率為200MHz，還提供四分之一速率接口和16位並行數據通道。

POS-PHYLevel4也已經被光網絡互聯論壇采納，命名為SPILevel4Phase2(通常縮寫為SPI-4.2)。該接口具有采用IEEE-1593.6標準LVDS的16位並行數據通道
，源同步雙數據速率時鍾頻率最小為311MHz。SPI-4.2的許多應用則使用頻率更高的時鍾，因為該接口除了傳輸數據有效載荷外，還傳送包標簽和路由信息。因此，設計者常常采用SPI-4.2，每個信號對的數據速率高達840Mb/s，每個方向的累計帶寬可達13.4Gb/s。

盡管SPI-4.2是為Sonet上數據包而開發
，它已被通信業的其他應用所采納。作為能支持多數據流而且每個數據流中都具有流控製的靈活接口，它可用作10千兆以太網的有效接口，還可用於存儲區域網絡(SAN)。目前市場上有各種采用SPI-4.2接口的新產品，還有一些產品正在開發之中
，除了Sonet/SDH成幀器和網絡處理器，還包括TCP卸載引擎(TOE)和10千兆以太網MAC。

網絡處理器與交換架構間的接口

網絡處理器與相關器件及交換架構間的接口有兩種類型：一類為不需要在背板傳輸數據的接口，另一類為需要在背板傳輸數據的接口。

對於第一種接口，位於同一塊電路板的網絡處理器芯片組和交換架構間的接口可用CSIXLevel1接口實現。該接口采用CSIXLevel1包格式，包括為交換架構提供路由指令的報頭，以及用於誤差檢測及糾正的報尾

，還包括數據載荷本身。控製CSIX規範的網絡處理器論壇將進一步完善該規範，增加從一個NPU芯片組通過交換芯片傳至另一個NPU芯片的額外指令。這將成為CSIXLevel2規範的最主要推進力。該規範還定義了每個方向中使用至多128個HSTL一類I/O的電氣互連，其源同步時鍾頻率高達250MHz。CSIXLevel1協議與CSIXLevel1電氣規範無關
，無論NPU芯片組和交換架構間的經由背板的通信采用何種電氣標準
，仍可使用CSIXLevel1協議。

對於第二種接口，即NPU芯片組與交換架構間需要在通過背板通信，仍然可以使用CSIXLevel1協(xie)議(yi)，但(dan)這(zhe)種(zhong)電(dian)氣(qi)接(jie)口(kou)並(bing)不(bu)合(he)適(shi)。信(xin)號(hao)將(jiang)穿(chuan)過(guo)連(lian)接(jie)器(qi)，從(cong)端(duan)口(kou)卡(ka)到(dao)達(da)係(xi)統(tong)背(bei)板(ban)
，經(jing)過(guo)數(shu)英(ying)寸(cun)到(dao)達(da)另(ling)一(yi)個(ge)連(lian)接(jie)器(qi)，然(ran)後(hou)進(jin)入(ru)交(jiao)換(huan)卡(ka)。有(you)諸(zhu)多(duo)原(yuan)因(yin)使(shi)得(de)越(yue)來(lai)越(yue)多(duo)的(de)設(she)計(ji)者(zhe)選(xuan)擇(ze)具(ju)有(you)嵌(qian)入(ru)式(shi)時(shi)鍾(zhong)的(de)串(chuan)行(xing)接(jie)口(kou)來(lai)實(shi)現(xian)這(zhe)些(xie)連(lian)接(jie)。首(shou)先(xian)，串(chuan)行(xing)接(jie)口(kou)可(ke)最(zui)大(da)限(xian)度(du)地(di)減(jian)少(shao)電(dian)路(lu)板(ban)與(yu)背(bei)板(ban)連(lian)接(jie)器(qi)的(de)引(yin)腳(jiao)數(shu)，從(cong)而(er)可(ke)減(jian)小(xiao)插(cha)拔(ba)力(li)及(ji)對(dui)操(cao)作(zuo)係(xi)統(tong)中(zhong)電(dian)路(lu)板(ban)的(de)可(ke)能(neng)損(sun)害(hai)。其(qi)二(er)
，在(zai)信(xin)號(hao)中(zhong)嵌(qian)入(ru)時(shi)鍾(zhong)和(he)數(shu)據(ju)的(de)串(chuan)行(xing)接(jie)口(kou)可(ke)完(wan)全(quan)避(bi)免(mian)時(shi)鍾(zhong)偏(pian)移(yi)問(wen)題(ti)。時(shi)鍾(zhong)偏(pian)移(yi)是(shi)PCBzhongshuyingcunchangdebingkousuomianlindezhuyaowenti。qisan
，chuanxingxinhaodebeibanshejizhehaiketigaochuanshusulv，yinweibucunzaishizhongpianyi，yejiumeiyouduiweilaixingnengdexianzhi。

被成功用作串行背板標準的接口是XAUI，它是為10千兆以太網開發的。該規範適用於通道排列電路
，無論四通道軌線長度是否匹配，符合XAUI的器件均能接收無誤差數據。該接口使用差分電流模式邏輯信令
，它還采用交流耦合模式
，允許電路板間的參考電壓不同。

控製板接口

muqianbenwensuotidaodejiekoudouyongyushujutongdao，jishujucongguangxianchuanshujiezhidaodajiaohuanjiagou

，ranhoufanhuiguangxiantongdao。danyouyutongxinxitongjuyoufuzadekongzhiban
，fuzetongjishujushouji
、流量監視、係xi統tong管guan理li及ji維wei護hu等deng功gong能neng
，因yin此ci需xu要yao強qiang大da的de處chu理li能neng力li運yun行xing軟ruan件jian以yi實shi現xian這zhe些xie功gong能neng。這zhe些xie構gou建jian控kong製zhi板ban處chu理li器qi的de接jie口kou正zheng如ru設she想xiang的de那na樣yang，與yu數shu據ju通tong道dao的de接jie口kou明ming顯xian不bu同tong。數shu據ju通tong道dao接jie口kou主zhu要yao用yong於yu在zai兩liang個ge器qi件jian間jian傳chuan輸shu數shu據ju(即點對點鏈接)
，控製板接口則是與具有不同元件的一個或多個微處理器相連接：背板收發器、DSP、數據板器件的控製端口等。實現這些靈活的互連需要完全不同類型的接口。

這類係統過去都是圍繞多點複接的中心總線構建的。實現PCI總線架構的32位/33MHz及最近采用的64位/66MHz標準已經用於通信係統中。最近64位/133MHzPCI-X更(geng)用(yong)於(yu)高(gao)端(duan)服(fu)務(wu)器(qi)。但(dan)是(shi)，由(you)於(yu)數(shu)據(ju)板(ban)處(chu)理(li)的(de)帶(dai)寬(kuan)已(yi)經(jing)增(zeng)加(jia)，控(kong)製(zhi)板(ban)的(de)帶(dai)寬(kuan)也(ye)要(yao)提(ti)高(gao)。很(hen)多(duo)設(she)計(ji)者(zhe)發(fa)現(xian)共(gong)享(xiang)總(zong)線(xian)帶(dai)寬(kuan)不(bu)足(zu)以(yi)滿(man)足(zu)多(duo)個(ge)器(qi)件(jian)的(de)需(xu)求(qiu)。因(yin)此(ci)
，出(chu)現(xian)一(yi)類(lei)新(xin)型(xing)接(jie)口(kou)。

這(zhe)類(lei)新(xin)接(jie)口(kou)采(cai)用(yong)點(dian)至(zhi)點(dian)連(lian)接(jie)，用(yong)源(yuan)同(tong)步(bu)時(shi)鍾(zhong)減(jian)少(shao)時(shi)鍾(zhong)偏(pian)移(yi)。差(cha)分(fen)信(xin)令(ling)可(ke)提(ti)高(gao)數(shu)據(ju)傳(chuan)輸(shu)率(lv)，減(jian)少(shao)交(jiao)換(huan)噪(zao)聲(sheng)和(he)功(gong)耗(hao)。但(dan)真(zhen)正(zheng)的(de)創(chuang)新(xin)在(zai)於(yu)使(shi)用(yong)交(jiao)換(huan)架(jia)構(gou)或(huo)通(tong)道(dao)器(qi)件(jian)，實(shi)現(xian)控(kong)製(zhi)應(ying)用(yong)中(zhong)所(suo)需(xu)的(de)多(duo)點(dian)互(hu)連(lian)。

已獲得Motorola及RapidIO貿易聯合會支持的RapidIO是shi使shi用yong交jiao換huan架jia構gou實shi現xian點dian至zhi點dian鏈lian接jie的de接jie口kou。該gai接jie口kou的de傳chuan輸shu層ceng規gui定ding數shu據ju如ru何he封feng裝zhuang在zai包bao中zhong，每mei個ge包bao都dou具ju有you數shu據ju源yuan和he目mu標biao信xin息xi
，交jiao換huan架jia構gou將jiang數shu據ju包bao送song往wang合he適shi的de目mu的de地di。RapidIO在每個方向上提供8個或16個位
，采用250MHz～1.0GHz雙數據速率。此外

，串行RapidIO可使用具有8b/10b編碼的1通道或4通道數據

，嵌入時鍾達3.125Gb/s，它還具有CML差分信令。

AMD及HyperTransport聯盟開發的HyperTransportshiyongtongdaoqijianshixiandianzhidianlianjie。shujuyibaodexingshichuanshu
，meigebaojunbaokuoshujuyuanhemubiaoxinxi。jieshoushujudetongdaoqijiananzhaoshujubaobaotouquedingshijiangshujuchuanzhilianzhongdexiayigeqijian
，haishizhijiechulishuju。muqiandeHyperTransport規範需要寬度為2～16位的並行數據。未來規範可支持更高速率。PMC-Sierra和BroADCom已經為HyperTransport通信產品推出基於MIPS的處理器。

PCI-SIG已經推出高速率PCI-X。它們使用與最初PCI-X相同的64位總線帶寬，可支持雙數據速率和四倍數據速率。PCI-X533是速率最快的版本，最大總計帶寬達34.1Gb/s。

PCI－X的傳輸通訊協議、訊號和標準的接頭格式都與PCI一並兼容

，可以使3.3V的32位PCI適配卡可以用在PCI-X擴充槽上。當然如果你願意

，也可以將64位PCI-X適配卡接在32位PCI擴充槽上，不過，頻寬速度將會大減。