現在介紹該模型的幾個元素，如下所示。首先，我們討論關鍵通道區域。這裏我們使用著名的伯克利BSIM 3v3模型。隻要有可能，我們就盡力不做重複工作。在本例中，我們嚐試建模一個適合BSIM模型的MOSFET通道。該模型以物理為基礎，通過亞閾值、弱反和強反準確地捕捉轉換過程。此外，它具有很好的速度和收斂性，廣泛適用於多個仿真平台。

 

 

圖1顯示典型的碳化矽MOSFET器件的橫截麵。圖2展示我們精簡版本的子電路模型。

 

 

接下來，我們需要包含由EPI區域的多晶矽重疊形成的門極到漏極的臨界電容CGD。該電容器基本上是高度非線性金屬氧化物半導體(MOS)電容器。該電容的耗盡區域依賴於複雜的工藝參數
，包括摻雜分布

、p阱dpw之間的距離和外延層的厚度。基於物理的模型考慮到所有這些影響，采用SPICE不可知論的行為方法實現。稍後，我們將談談什麼是SPICE不可知論方法。

 

 

從橫截麵開始
，我們將介紹芯片布局可擴展性的一些概念和構造
，如圖3所示

，灰色區域是有源區。藍色無源區與裸芯邊緣、門極焊盤(gate pad)和門極流道(gate runners)相(xiang)關(guan)聯(lian)。基(ji)於(yu)物(wu)理(li)幾(ji)何(he)的(de)導(dao)子(zi)決(jue)定(ding)了(le)無(wu)源(yuan)區(qu)和(he)有(you)源(yuan)區(qu)之(zhi)間(jian)的(de)分(fen)布(bu)，這(zhe)是(shi)實(shi)現(xian)可(ke)擴(kuo)展(zhan)性(xing)所(suo)必(bi)需(xu)的(de)。我(wo)們(men)非(fei)常(chang)關(guan)注(zhu)在(zai)有(you)源(yuan)和(he)無(wu)源(yuan)區(qu)邊(bian)界(jie)區(qu)域(yu)形(xing)成(cheng)的(de)寄(ji)生(sheng)電(dian)容(rong)。一(yi)旦(dan)您(nin)開(kai)始(shi)忽(hu)略(lve)布(bu)局(ju)中(zhong)的(de)寄(ji)生(sheng)電(dian)容(rong)
，什(shen)麼(me)時(shi)候(hou)停(ting)止(zhi)？所(suo)有(you)可(ke)忽(hu)略(lve)的(de)電(dian)容(rong)最(zui)終(zhong)加(jia)起(qi)來(lai)就(jiu)成(cheng)了(le)一(yi)個(ge)問(wen)題(ti)。在(zai)這(zhe)種(zhong)情(qing)況(kuang)下(xia)無(wu)法(fa)實(shi)現(xian)擴(kuo)展(zhan)。我(wo)們(men)的(de)理(li)念(nian)是(shi)使(shi)寄(ji)生(sheng)電(dian)容(rong)為(wei)0。

 

碳化矽MOSFET支持非常快的dV/dts，約每納秒50 V至100 V，而dI/dts則支持每納秒3 A至6 A。本征器件門極電阻很重要，可用來抗電磁幹擾(EMI)。在圖3中右邊的設計有較少的門極流道，因此RG較高
；很好地限製振鈴。圖3左邊的設計有許多門極流道，因此RG較低。左邊的設計適用於快速開關，但每個區域有更高的RDSon，因為門極流道吞噬了有源區。

 

我們在該係列博客的下一篇將談談碳化矽功率MOSFET模型驗證，請繼續關注。

 

 

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

 

推薦閱讀：