多年來，矽晶圓代工廠已成功生產大批量的矽晶圓。如此大批量的生產降低了成本
，使矽基電子集成電路 (IC) 不僅經濟實惠而且有利可圖。與此同時，芯片版圖設計規則和工藝開發套件 (PDK) 的開發促進了整個行業內的 IC 設計及驗證的標準化和優化，幫助設計公司切實可行並有利可圖的開發出現今市場中種類繁多的 IC 和知識產權 (IP)。

 

shishizhengming，beiyanghuaguibaoguodeguikezuoweiyizhongjinhulixiangdebodaocailiao，zheyiweizheguangxinhaozaizhezhongcailiaozhongchuanboshijihubuhuifashengshuaijian
，erzhezhengshiguiguangzishejiyouguangkuoshichangqianjingdeguanjianyinsuzhiyi。zaiguoqushinianli
，womenguranqudelexuduochenggong

，danguiguangxinpian (PIC) 為何沒能得到更廣泛的采用呢？憑借其諸多優勢（傳輸速度、低功耗
、經驗證的成熟工藝等），加以矽晶圓生產的成本效益
，為什麼還沒有占領市場呢？

 

答案並不複雜，通過矽晶圓代工廠實現的產品及市場規模化
，建立並定製了一係列的晶體管設計技術規範。其中一部分隻是慣性使然。晶圓代工廠在 IC 的摩爾定律模型方麵積累了豐富的經驗和成功案例。雖然當今的 7 納米工藝與 20 到 30 年前的 0.5 微(wei)米(mi)工(gong)藝(yi)有(you)著(zhe)天(tian)壤(rang)之(zhi)別(bie)，但(dan)這(zhe)些(xie)改(gai)進(jin)和(he)進(jin)步(bu)是(shi)隨(sui)著(zhe)時(shi)間(jian)的(de)推(tui)移(yi)，伴(ban)隨(sui)每(mei)種(zhong)新(xin)工(gong)藝(yi)逐(zhu)步(bu)實(shi)現(xian)的(de)。對(dui)現(xian)有(you)的(de)機(ji)製(zhi)和(he)工(gong)藝(yi)略(lve)加(jia)修(xiu)改(gai)，比(bi)從(cong)零(ling)開(kai)始(shi)新(xin)起(qi)爐(lu)灶(zao)總(zong)是(shi)要(yao)輕(qing)鬆(song)一(yi)些(xie)，成(cheng)本(ben)也(ye)更(geng)低(di)。

 

然而，摩爾定律的發展如今也舉步維艱。是的

，我們可以肯定地說會出現 3 nm 工(gong)藝(yi)，但(dan)它(ta)已(yi)經(jing)不(bu)會(hui)像(xiang)以(yi)前(qian)的(de)工(gong)藝(yi)節(jie)點(dian)提(ti)升(sheng)那(na)樣(yang)帶(dai)來(lai)巨(ju)大(da)的(de)性(xing)能(neng)或(huo)麵(mian)積(ji)優(you)勢(shi)，而(er)且(qie)注(zhu)定(ding)會(hui)被(bei)貼(tie)上(shang)昂(ang)貴(gui)的(de)標(biao)價(jia)。這(zhe)也(ye)意(yi)味(wei)著(zhe)市(shi)場(chang)中(zhong)出(chu)現(xian)了(le)拐(guai)點(dian)機(ji)會(hui)。但(dan)除(chu)了(le)這(zhe)一(yi)機(ji)會(hui)以(yi)外(wai)，PIC 要想成功達到媲美IC 的規模，還需要些什麼呢？

 

答案之一有賴於 IC suoshixiandebiaozhunhuaheyouhua。womenxuyaofuzhizuoweiwujingyuanchangdeshejikaifamoshi
，shiqiweiguangzixuelingyusuoyong。dangran

，zheshuoqilairongyizuoqilainan。danshi
，womenkeyicongshenruyanjiugaimoshijilishikaishi，lejiexuyaotourudegongzuo。

 

我們來想一想，無晶圓廠 IC 團隊在設計片上係統 (SOC) 時會從晶圓代工廠獲得哪些東西。首先是 PDK。PDK 實質上代表了一份隱式合同，即合理運用適當的電子設計自動化 (EDA) 軟件工具將能夠實現目標工藝中可製造和可操作的設計。PDK 的核心是設計規則，它們定義了物理版圖的製造要求。設計規則檢查 (DRC) 確保在版圖中創建的幾何形狀可以在給定的代工廠工藝節點上成功製造。為了配合設計規則
，晶圓代工廠還必須公開 GDS 或 OASIS 文件中的層分別用於哪個工藝步驟及製造相應的掩膜版。

 

PDK 中還有一個重要部分是器件模型。晶圓代工廠是晶體管領域的專家。他們會細致、準確地描述晶體管在給定結構中的工作情況。隻要設計人員正確地構建晶體管，他們就可以放心，器件會按設計預期的那樣運行工作。

 

但(dan)是(shi)

，僅(jin)有(you)器(qi)件(jian)模(mo)型(xing)還(hai)不(bu)足(zu)以(yi)實(shi)現(xian)規(gui)模(mo)化(hua)。如(ru)果(guo)設(she)計(ji)人(ren)員(yuan)不(bu)得(de)不(bu)把(ba)注(zhu)意(yi)力(li)放(fang)在(zai)確(que)保(bao)版(ban)圖(tu)中(zhong)的(de)每(mei)個(ge)晶(jing)體(ti)管(guan)都(dou)正(zheng)確(que)設(she)計(ji)，那(na)麼(me)要(yao)設(she)計(ji)出(chu)我(wo)們(men)當(dang)前(qian)創(chuang)建(jian)的(de)包(bao)含(han)數(shu)十(shi)億(yi)個(ge)晶(jing)體(ti)管(guan)的(de) SoC，將會是一項曠日持久的工程。

 

為實現規模化，PDK 中加入了更多信息。首先是預先特征化的單元 (Pcell)。Pcell yunxushejirenyuanzaiyizuyizhiheyunxudecanshuzhongjinxingxuanze
，zhexiecanshukezaiyidingfanweineixiugai
，yishiyigejingtiguanhuoyizujingtiguanbiaoxianchubutongdedianzixingwei。gengzhongyaodeshi
，zhexiecanshuketongguodianluyuanlituxingshideyudingyihetezhenghuashejilaiqudong。zhezhongyuanlituqudongdeshejifangfashishejirenyuankeyizhuanzhuyushejixuqiuerbushiwulibantu

，congerdafutigaolekaifaxiaolv。weilejinyibujianhualiucheng
，PDK 還提供了參數化的原理圖符號，設計人員可使用這些符號來確保原理圖中搭建的模塊可以準確無誤的代表設計意圖。

 

dangran，zherengranbugou。jingyuandaigongchanghaijinyibutigongledingzhihaodebiaozhundanyuanku。zhexiekubaokuochangyongdeluojidanyuanheqitaxiangduijiandandejichumokuai。jingyuandaigongchanghaitigonggengdade IP 模塊和（或）來自第三方供應商的經過定製及驗證的模塊 IP
，例如存儲器、處理器等。從理論上講
，SoC 設計人員可以根據自己的喜好組合其中的任意或全部模塊，而不必擔心它們的行為和性能。

 

但dan即ji使shi要yao做zuo到dao這zhe一yi點dian也ye不bu輕qing鬆song。我wo們men如ru何he得de知zhi將jiang這zhe些xie模mo塊kuai組zu合he到dao一yi起qi後hou的de性xing能neng如ru何he？數shu字zi設she計ji流liu程cheng正zheng是shi從cong這zhe裏li真zhen正zheng蓬peng勃bo發fa展zhan起qi來lai的de。附fu帶dai時shi序xu庫ku的de標biao準zhun單dan元yuan和he IP 讓rang設she計ji人ren員yuan可ke以yi了le解jie在zai版ban圖tu中zhong將jiang它ta們men組zu合he到dao一yi起qi後hou的de行xing為wei。這zhe些xie時shi序xu庫ku沒mei有you提ti供gong詳xiang細xi分fen析xi，而er是shi提ti供gong各ge種zhong工gong藝yi極ji限xian下xia的de相xiang關guan信xin息xi，指zhi示shi組zu件jian在zai特te定ding工gong作zuo條tiao件jian下xia的de行xing為wei。通tong過guo添tian加jia一yi些xie參can數shu（通常以 LEF 庫和 tech 文件的形式）
，這些庫可用於指導一種既可驗證時序，又可通過布局和布線 (P&R) 工具來驅動版圖的設計流程。

 

然而，即便這些全部到位，IC 設(she)計(ji)流(liu)程(cheng)也(ye)遠(yuan)非(fei)按(an)個(ge)按(an)鈕(niu)那(na)麼(me)簡(jian)單(dan)，人(ren)們(men)依(yi)然(ran)很(hen)可(ke)能(neng)而(er)且(qie)相(xiang)對(dui)容(rong)易(yi)犯(fan)錯(cuo)誤(wu)
，從(cong)而(er)造(zao)成(cheng)良(liang)率(lv)或(huo)可(ke)靠(kao)性(xing)問(wen)題(ti)。盡(jin)管(guan)如(ru)此(ci)，在(zai)大(da)致(zhi)了(le)解(jie)他(ta)們(men)的(de)成(cheng)功(gong)史(shi)後(hou)

，您(nin)應(ying)該(gai)可(ke)以(yi)明(ming)白(bai)
，設(she)計(ji)人(ren)員(yuan)為(wei)何(he)不(bu)願(yuan)放(fang)棄(qi)所(suo)有(you)這(zhe)些(xie)設(she)計(ji)模(mo)式(shi)和(he)安(an)全(quan)保(bao)障(zhang)了(le)。

 

這對矽光子意味著什麼呢？這意味著，開發類似的工具和組件對於將 PIC 整合成傳統的 IC 設計及驗證流程至關重要，首先要開發一個光子 PDK。

 

實際上，盡管麵臨挑戰，但在實現這一目標方麵仍取得了可喜的進展。雖然 GDS 和 OASIS 文件格式本身並不支持 PIC 中常見的曲線結構，而且對這些曲線結構進行傳統的 DRC 驗證會導致成千上萬的誤報，但我們已成功找到一些方法
，利用專用的 DRC 來檢查 PIC 版圖中存在的實際問題，同時避免產生大量誤報。

 

盡管我們尚未實現真正統一的包含定製化單元的完整 Pcell 光子器件庫，但也隻有一步之遙了。通過使用基於 Python™ 的 Pcell (Pycells)，或使用 PhoeniX OptoDesigner 設計平台或Luceda IPKISS.eda 設計框架 [1][2][3] 等工具，可以獲得創建此類 Pcell 的能力。Calibre®nmLVS™電路驗證可以執行簡單的器件級黑盒式版圖與原理圖 (LVS) 驗證，以確保生成的版圖中不存在短路或開路，並將從版圖中提取的光學設計傳遞給光學仿真器
，例如 Lumerical 的 Interconnect設計工具 [4][5]。Mentor 已經發布了 Tanner L-Edit 工具的增強功能
，可對集成光子設計進行手動版圖布局。更進一步的，Mentor 還提供了業界首個集成的電子／光子混合版圖自動化工具。自動化工具完成的版圖設計將是“通過 Calibre 驗證的設計”
，並可融入 OpenAccess 設(she)計(ji)流(liu)程(cheng)。這(zhe)些(xie)工(gong)具(ju)和(he)流(liu)程(cheng)共(gong)同(tong)代(dai)表(biao)了(le)一(yi)項(xiang)重(zhong)大(da)進(jin)步(bu)
，可(ke)幫(bang)助(zhu)光(guang)子(zi)學(xue)設(she)計(ji)人(ren)員(yuan)將(jiang)注(zhu)意(yi)力(li)從(cong)關(guan)注(zhu)器(qi)件(jian)構(gou)成(cheng)差(cha)異(yi)化(hua)轉(zhuan)向(xiang)基(ji)於(yu)已(yi)知(zhi)和(he)定(ding)製(zhi)化(hua)器(qi)件(jian)的(de)設(she)計(ji)開(kai)發(fa)上(shang)。

 

EDA 行業認識到仍有很多有待逾越的障礙。我們的晶圓代工廠合作夥伴是晶體管專家，但遠遠還沒有成為光學專家。我們可以助您一臂之力！基於生產製造後的測量可以創建適當的工藝模型，借助這些模型，我們可以預知版圖中繪製的 PIC shejijiangruhezaizhizaobuzhouzhongchengxian。womenkeyizidongbuhuobantushejizhongdetuxingyushijizhizaochudetuxingzhijiandechayi。tongguozhezhongfangshi，jingyuandaigongchanghuoshejituanduikeyijiyuduogekenengdewulicanshushengchengjizhongbutongdebantushejilaibiaozhengyigeqijian
，zaitongguoshijidecelianglaiquedingzhexiechayijiangruheyingxiangguangxuexingwei。zunxunzheyangdebiaozhengguocheng

，keyigenghaodilejiebutongwulicanshujianduozhongzuhexingshidekexingxing，bingzuizhongzhizuochushiyongyu PIC 設計的經過認證可以確保質量的 Pcell。

 

jingtiguandedianzixingweizhuyaoyoukuanduhejianjulaibiaozheng，guangxueqijianzeburan，zaimeiyoujinxingchongfenfangzhendeqingkuangxia，yaojiyubantushenzhiguituxianglaiyanzhengguangxueqijiandeyuqidianzixingweiyaokunnandeduo。xingyundeshi，zhekenengbushibixude。LVS 器qi件jian驗yan證zheng背bei後hou的de理li念nian是shi確que保bao版ban圖tu充chong分fen體ti現xian原yuan理li圖tu中zhong的de設she計ji意yi圖tu。一yi種zhong替ti代dai方fang法fa是shi，在zai相xiang關guan的de版ban圖tu設she計ji中zhong重zhong現xian相xiang應ying的de版ban圖tu設she計ji。如ru果guo未wei發fa現xian更geng改gai
，則ze設she計ji人ren員yuan知zhi道dao布bu局ju的de器qi件jian與yu預yu期qi器qi件jian匹pi配pei。從cong複fu雜za的de圖tu形xing匹pi配pei到dao直zhi接jie根gen據ju光guang學xue方fang程cheng式shi重zhong新xin生sheng成cheng圖tu形xing，有you多duo種zhong方fang法fa可ke用yong於yu進jin行xing這zhe樣yang的de比bi較jiao。

 

還有最後一個需要考慮的問題 — 如(ru)何(he)成(cheng)功(gong)地(di)將(jiang)光(guang)子(zi)和(he)電(dian)子(zi)器(qi)件(jian)整(zheng)合(he)在(zai)一(yi)起(qi)。理(li)想(xiang)情(qing)況(kuang)下(xia)，設(she)計(ji)人(ren)員(yuan)會(hui)將(jiang)所(suo)需(xu)的(de)電(dian)子(zi)和(he)光(guang)子(zi)器(qi)件(jian)擺(bai)放(fang)在(zai)同(tong)一(yi)芯(xin)片(pian)上(shang)。但(dan)是(shi)

，與(yu)電(dian)子(zi)器(qi)件(jian)相(xiang)比(bi)，光(guang)子(zi)器(qi)件(jian)通(tong)常(chang)要(yao)大(da)得(de)多(duo)
，所(suo)以(yi)光(guang)子(zi)器(qi)件(jian)設(she)計(ji)不(bu)需(xu)要(yao)使(shi)用(yong)更(geng)先(xian)進(jin)的(de)工(gong)藝(yi)節(jie)點(dian)。如(ru)果(guo)設(she)計(ji)人(ren)員(yuan)需(xu)要(yao)隻(zhi)能(neng)借(jie)助(zhu)先(xian)進(jin)工(gong)藝(yi)實(shi)現(xian)的(de)電(dian)子(zi)功(gong)能(neng)來(lai)驅(qu)動(dong)光(guang)子(zi)器(qi)件(jian)
，那(na)麼(me)最(zui)終(zhong)這(zhe)些(xie)光(guang)子(zi)器(qi)件(jian)將(jiang)會(hui)占(zhan)用(yong)大(da)量(liang)非(fei)常(chang)昂(ang)貴(gui)的(de)麵(mian)積(ji)，導(dao)致(zhi)最(zui)終(zhong)的(de) SOC 價jia格ge令ling人ren難nan以yi承cheng受shou。事shi實shi上shang，鑒jian於yu光guang子zi器qi件jian的de尺chi寸cun很hen大da，試shi圖tu將jiang它ta們men與yu電dian子zi器qi件jian整zheng合he在zai一yi個ge芯xin片pian上shang會hui直zhi接jie導dao致zhi芯xin片pian的de尺chi寸cun增zeng大da，進jin一yi步bu增zeng加jia成cheng本ben。

 

顯而易見的解決方案是采用多芯片封裝


，在這方麵有很多積極的消息。晶圓代工廠、外包裝配與測試 (OSAT) 公司以開發類似 PDK 的方法來簡化和降低封裝設計和驗證的風險方麵
，也取得了長足的進展。實際上

，領先的矽光子生產代工廠 TowerJazz 近期發布了基於業界領先

的 Calibre nmPlatform 的初版矽光子 PDK。在 Calibre nmPlatform 的支持下，采用 TowerJazz PH18矽光子工藝的客戶現在能夠像構建互補式金屬氧化物半導體 (CMOS) 器件那樣，一如既往地放心構建物理結構正確的矽光子器件 [6]。

 

矽光子具有高速數據傳輸

、高帶寬以及低功耗的前景優勢，這對於當今的高性能計算、電信、軍事、國防、航空航天、醫療和研究應用而言至關重要。但要實現這一前景，設計公司必須獲得晶圓代工廠和 EDA 供應商為 IC 設計和驗證提供的同等水平的支持。幸運的是，預後良好！業界正在積極地聯合晶圓代工廠、設計人員
、EDA 供應商和封測廠

，致力於延續並擴大迄今為止已取得的進展，終極目標是實現矽光子技術產品化所需的實惠且規模化的設計開發平台。

 

 

參考文獻

 

[1] Python Software Foundation. Python programming language. https://www.python.org/

[2] PhoeniX Software. OptoDesigner platform for integrated optics and photonic chip design.

https://www.phoenixbv.com/product.php?submenu=dfa&subsubmenu=3&prdgrpID=3

[3] Luceda Photonics. IPKISS.eda framework for the design and the design management of integrated photonics chips. https://www.lucedaphotonics.com/en/product/ipkiss-eda

[4] Mentor, a Siemens Business. Calibre nmLVS layout vs. schematic physical verification. https://www.mentor.com/products/ic_nanometer_design/verification-signoff/circuit-verification/calibre-nmlvs/

[5] Lumerical. Interconnect photonic integrated circuit design and analysis environment.

https://www.lumerical.com/tcad-products/interconnect/

[6] Mentor, a Siemens Business. 2018. “TowerJazz launches initial silicon photonics design kit based on the Mentor Calibre nmPlatform.” March 13, 2018.

https://www.mentor.com/company/news/

siemens-mentor-towerjazz-launches-initial-silicon-photonics-design-kit-based-on-the-mentor-calibrenmplatform

 

 

推薦閱讀：