但是隨著采樣速率和存儲深度的提升，數字信號處理能力成為一大挑戰，傳統的使用內置計算機的Matlab軟件處理方式已經不能滿足測試速度的要求。現在
，90000和90000-X示波器采用FPGA硬件進行數字信號的處理
，代表了示波器數字信號處理技術發展的方向。

 

 

90000和90000-X示波器的FPGA執行了如下處理，大幅度提升了示波器響應的速度;其FPGA也集成了嵌入去嵌入和精密探頭校準算法
，也大幅度提升了測試精度。

 

1、MegaZoom處理核

 

MegaZoom處理核集成在FGPAneibu
，taduicunchuqijinxingguanli。shouxianshishiyongpingpangchulijishu，bacunchuqifenweiliangbufen，yibufenbuhuoshujushi
，lingyibufenzaichuandishuju。zheyangboxinggengxinsuduketishengyibei。

 

MegaZoomyejinxingyasuochuli，jinxingpingmuxianshiboxingshujuyunsuan，zhichuandixuyaoxianshideshujudaoshiboqipingmushang，zheyangshuaxinsulvhuitishengxuduobei。yidanxuyaoceliangshuju，zaibashujuchuandigeineibujisuanjijinxingcanshujisuan。xianzaiyijingnenggouyongFPGA處理一部分測量參數了
，隻傳遞測量參數
，速度又將大幅提升。

 

2、FPGA進行波形參數測量

 

現在已經把一部分測試參數用FPGA實現了，未來會把主要的測量參數都用FPGA實現，整個示波器的速度又會大幅度提升。

 

3、FPGA進行正弦內插

 

傳統的示波器的Sinx/x正弦內插是用內置計算機的Matlab來實現，一旦設置的存儲深度比較深，則示波器的速度會變得很慢，現在用FPGA來實現，則沒有這樣的瓶頸。

 

4
、FPGA進行幅度和相位修正

 

硬件放大器、采樣保持電路的幅頻和相頻響應沒法做到很完美，那用FPGA進行幅度和相位修正是理想化頻響的正當方法。有的示波器也可以用這種修正來提升或降低示波器的帶寬。圖2是提升示波器帶寬的方法，應用一個高通濾波器(圖2綠色曲線)，提升示波器帶寬(原來硬件帶寬曲線是紅色曲線)到更高數量級(藍色曲線)。

 

圖2. DSP提升示波器帶寬的方法

 

5
、FPGA進行觸發抖動修正

 

硬件觸發器的觸發抖動一般是1PS以上

，可以用FPGA進行觸發抖動修正到100fs量級
，這樣提升了單個波形的觸發精度。但是沒法修正雙通道的時間偏差不確定度。

 

6、FPGA進行FFT運算和頻譜觸發

 

用FPGA進行FFT運算可大幅度提升FFT處理的速度，並且可以進行頻譜觸發。用內置計算機的Matlab進行FFT處理，當內存深度設置比較深時一般較慢
，也沒法進行頻譜觸發。

 

7、FPGA執行嵌入和去嵌入處理，執行精密探頭校準參數的處理

 

用FPGA執行嵌入和去嵌入處理，大幅度提升了響應速度。

 

由於精密探頭校準參數類似於S參數
，校準參數表的數據量比較大
，隻有用FPGA進行處理
，才能滿足速度的要求。

 

8、FPGA執行協議觸發和協議譯碼

 

示(shi)波(bo)器(qi)做(zuo)總(zong)線(xian)的(de)協(xie)議(yi)分(fen)析(xi)是(shi)示(shi)波(bo)器(qi)應(ying)用(yong)方(fang)向(xiang)之(zhi)一(yi)
，但(dan)是(shi)用(yong)軟(ruan)件(jian)做(zuo)協(xie)議(yi)譯(yi)碼(ma)速(su)度(du)比(bi)較(jiao)慢(man)，用(yong)軟(ruan)件(jian)隻(zhi)能(neng)進(jin)行(xing)協(xie)議(yi)搜(sou)索(suo)，而(er)不(bu)能(neng)進(jin)行(xing)協(xie)議(yi)觸(chu)發(fa)。現(xian)在(zai)一(yi)些(xie)示(shi)波(bo)器(qi)如(ru)3000-X示波器已經用處理器實現了這個功能，使得譯碼速度很快，而且可以進行協議的硬件觸發。高端示波器用FPGA實現這個功能也在研發之中。

 

小結：

 

高端示波器用FPGA實現數字信號處理技術正在不斷提升中
，這必將大幅度提升示波器的響應速度和精度。這是示波器R&D關鍵工作之一。

 

 

推薦閱讀：