當前固體微光器件以EBCCD 及EMCCD 器件為主，隨著CMOS 工藝及電路設計技術的發展
， 微光CMOS 圖像傳感器的性能在不斷提高，通過采用專項技術
，微光CMOS 圖像傳感器的性能已接近EMCCD 的性能， 揭開了CMOS 圖像傳感器在微光領域應用的序幕。隨著對微光CMOS 圖像傳感器研究的進一步深入

，在不遠的未來，微光CMOS圖像傳感器的性能將達到夜視應用要求

，在微光器件領域占據重要地位。

 

讀出電路是微光CMOS 圖像傳感器的重要組成部分，它的基本功能是將探測器微弱的電流、電壓或電阻變化轉換成後續信號處理電路可以處理的電信號，它的噪聲水平限製著CMOS 圖像傳感器在微光下的應用。微光條件下像素的輸出信號十分微弱，任何過大的電路噪聲、偏移都可以將信號湮沒，因此提高讀出電路輸出信號的SNR 是微光設計的關鍵之一。本文采用的新型電容反饋跨阻放大型讀出電路CTIAdianlu
，keyitigonghendidetanceqishuruzukanghehengdingdetanceqipianzhidianya，zaiconghendidaohengaodebeijingfanweinei，doujuyoufeichangdidezaosheng
，qishuchuxinhaodexianxingduhejunyunxingyehenhao
，shiheweiruoxinhaodeduchu。

 

 

為完成探測器輸出電流向電壓的精確轉化
，所設計的電路由CTIA 和相關雙采樣（CDS）組成，CTIA 由反向放大器和反饋積分電容構成的一種複位積分器。其增益大小由積分電容確定。圖1 為典型CTIA 電路結構。

圖1 典型CTIA 結構

 

當Reset 信號為高時，MOS 開關開通，由運算放大器的虛短特性可知，輸入端的電壓與Vref相等，此時積分電容兩端電壓相等， 都為Vref。當Reset 信號變為低電平時，MOS 開關關斷，由於輸入端的電壓由Vref控製，因此在積分電容Cf右極板上產生感應電荷並慢慢積累
，右極板電壓逐漸增大，積分過程開始。最後電壓通過相關雙采樣電路讀出。

 

 

2.1 高增益低噪聲CTIA電路

 

為了提高讀出電路的增益
，使電路能在比較短的積分時間內，讀出PA 級的電流
，電路中的積分電容要非常小。同時為了提高信噪比
，在減小積分電容的同時，電路噪聲也要減小。在新型電路結構中
，采用T 型網絡電容加nmos 開關，電路結構如圖2 所示。

圖2 高增益低噪聲CTIA電路

 

由於C1和C2的作用， 使得Cf在CTIA 反饋回路中的有效值減少，其有效值為：Cfb= ( C2Cf)/(Cf +C1+C2)，這樣Cf可以取相對較大的值
，避免了使用小電容
，因為小電容在工藝上較難實現

，且誤差較大。在本電路中，Cf=20 fF，C2=18 fF，C1=150 fF
，則Cfb=2 fF。

 

圖3 為該電路的工作時序。

圖3 高增益低噪聲CTIA 電路工作時序

 

該電路可工作在高增益模式或低增益模式。在高增益模式， 當reset 為高電平時，gaIn 導通， 這時有效電容為Cf
，當reset 為低電平時，gaIn 關斷， 此時的積分電容為Cf、C1和C2組成的T 型網絡電容， 這樣保證了電路在複位時大電容，可有效降低噪聲
，積分時小電容，可大大提高增益。當gaIn 一直為高電平時，電路工作在低增益模式。

 

 

相關雙采樣電路由兩組電容和開關組成，電路工作過程如下。首先
，開始積分，R 導通，相關雙采樣電路先讀出像素的複位信號，存儲Vreset電壓到電容Creset中。積分完成
，開關S導通
，將電壓Vread儲存到電容Csig中。最後，將存儲在兩個電容之上的電壓值相減得到最終的像素輸出電壓值：

 

Vout=Vouts -Voutr

 

這種結構可以很好的消除CMOS 圖像傳感器中像素的複位噪聲、1/f 噪聲以及像素內的固定模式噪聲。

 

CMOS 讀出電路中包括光探測器、MOS管和電容3種元件。光探測器和MOS管是讀出電路的主要噪聲源，這些噪聲包括：一方麵光探測器和MOS 管的固有噪聲；另一方麵由讀出電路結構和工作方式引起的噪聲。

 

3.1 光探測器噪聲

 

複(fu)位(wei)噪(zao)聲(sheng)是(shi)由(you)複(fu)位(wei)管(guan)引(yin)入(ru)的(de)一(yi)種(zhong)隨(sui)機(ji)噪(zao)聲(sheng)。當(dang)像(xiang)素(su)進(jin)行(xing)複(fu)位(wei)時(shi)
，複(fu)位(wei)管(guan)處(chu)於(yu)飽(bao)和(he)區(qu)或(huo)亞(ya)閾(yu)值(zhi)區(qu)
，具(ju)體(ti)狀(zhuang)態(tai)取(qu)決(jue)於(yu)光(guang)電(dian)二(er)極(ji)管(guan)的(de)電(dian)壓(ya)值(zhi)。複(fu)位(wei)管(guan)導(dao)通(tong)時(shi)可(ke)以(yi)等(deng)效(xiao)為(wei)一(yi)個(ge)電(dian)阻(zu)
，而(er)電(dian)阻(zu)存(cun)在(zai)的(de)熱(re)噪(zao)聲(sheng)將(jiang)引(yin)入(ru)到(dao)複(fu)位(wei)信(xin)號(hao)形(xing)成(cheng)複(fu)位(wei)噪(zao)聲(sheng)。其(qi)大(da)小(xiao)與(yu)二(er)極(ji)管(guan)的(de)電(dian)容(rong)有(you)關(guan)，複(fu)位(wei)噪(zao)聲(sheng)電(dian)壓(ya)為(wei)

光(guang)電(dian)流(liu)散(san)粒(li)噪(zao)聲(sheng)與(yu)照(zhao)度(du)有(you)關(guan)
，很(hen)難(nan)消(xiao)除(chu)。與(yu)暗(an)電(dian)流(liu)有(you)關(guan)的(de)散(san)粒(li)噪(zao)聲(sheng)可(ke)以(yi)通(tong)過(guo)改(gai)變(bian)摻(chan)雜(za)濃(nong)度(du)減(jian)小(xiao)暗(an)電(dian)流(liu)
，但(dan)這(zhe)會(hui)降(jiang)低(di)量(liang)子(zi)效(xiao)率(lv)。在(zai)本(ben)電(dian)路(lu)中(zhong)
，In=100 fA，Is=20 pA，Tint=20 μs，C int =2 fF
，則Vdarkn=0.28 mV，Vsn=4 mV。

 

3.2 讀出電路噪聲

 

閃爍噪聲也稱為1/f 噪聲。在半導體材料中
，晶體缺陷和雜質的存在會產生陷阱

， 陷阱隨機捕獲或釋放載流子形成閃爍噪聲。在讀出電路中，CTIA 放大器是閃爍噪聲的主要來源。

 

CTIA 讀出噪聲與輸入端電容Cin=Cpd、反饋電容Cfb
，以及負載電容CL的設計均有關，其小信號噪聲模型如圖4 所示。

在本電路中，Cfb=2 fF
，Cpd=1.3 pF，CL=1 pf
，α=1.5，T=300 K，則Vn=2 mV。

 

3.3 固定模式噪聲（FPN）

 

之(zhi)所(suo)以(yi)稱(cheng)為(wei)固(gu)定(ding)模(mo)式(shi)噪(zao)聲(sheng)，是(shi)因(yin)為(wei)這(zhe)種(zhong)噪(zao)聲(sheng)產(chan)生(sheng)的(de)影(ying)響(xiang)不(bu)隨(sui)時(shi)間(jian)的(de)變(bian)化(hua)而(er)變(bian)化(hua)
，即(ji)表(biao)現(xian)在(zai)每(mei)幀(zhen)圖(tu)像(xiang)上(shang)的(de)誤(wu)差(cha)是(shi)一(yi)致(zhi)的(de)。像(xiang)素(su)的(de)固(gu)定(ding)模(mo)式(shi)噪(zao)聲(sheng)可(ke)以(yi)通(tong)過(guo)讀(du)出(chu)電(dian)路(lu)中(zhong)的(de)相(xiang)關(guan)雙(shuang)采(cai)樣(yang)電(dian)路(lu)進(jin)行(xing)消(xiao)除(chu)。通(tong)過(guo)以(yi)上(shang)分(fen)析(xi)
，在(zai)本(ben)電(dian)路(lu)中(zhong)，噪(zao)聲(sheng)的(de)主(zhu)要(yao)來(lai)源(yuan)在(zai)於(yu)光(guang)探(tan)測(ce)器(qi)的(de)散(san)粒(li)噪(zao)聲(sheng)和(he)CTIA 放大器的閃爍噪聲
， 輸出總噪聲為

 

噪聲電壓為

6

其中：Av為輸出跟隨放大器增益0.7。

 

根據公式，理論計算噪聲電壓Vn=3.1 mV，實際電路的噪聲水平會比理論值大2 倍左右。

 

4.1 電路版圖和仿真結果

 

本文所設計的電路采用CSMC 公司0.5 μm CMOS 工藝模型，對電路進行Spectre 仿真、版圖設計和流片。

 

表1 是shi對dui探tan測ce器qi進jin行xing的de參can數shu設she置zhi，主zhu要yao依yi據ju的de是shi相xiang應ying材cai料liao製zhi作zuo的de探tan測ce器qi對dui應ying測ce試shi得de到dao的de等deng效xiao電dian阻zu值zhi和he等deng效xiao電dian容rong值zhi以yi及ji探tan測ce器qi流liu過guo的de光guang生sheng電dian流liu來lai確que定ding的de， 其中Vref是外加在放大器正相端的電壓值。

 

表1 仿真時單元電路參數取值

圖5 CTIA 輸出的仿真波形。

圖5 CTIA 輸出波形

 

從圖5 可看出，當信號電流為20 pA 時，電路輸出差分電壓為90 mV

，根據噪聲電壓的估算值，最小信號的信噪比SNR=15。

 

4.2 測試結果

 

采用CSMC 公司的0.5 μm 標準CMOS 工藝庫對電路進行流片，表2 為仿真結果和實際測試結果比較（Cf=20 fF，C1=150 fF，C2=18 fF 信號輸入20~300 pA，積分時間20 μs）。

 

表2 仿真結果和實際測試結果比較

從表2 可以看出


，實測結果略小於仿真結果，當光信號為20 pA 時，測得電路噪聲電壓為8 mV，則SNR=10.8。