摘要

 

隨著ADC和DAC的性能規格
、形狀參數和新的傳感器技術(Rx和Tx)的不斷發展，RF數據轉換係統正在發生快速變化。在這期間
，一個係統級的設計問題一直存在，即如何平衡模擬和數字電路的設計，以實現最大的軟件/係統靈活性（從傳感器到數字處理單元的輸入/輸出）。這個基本問題需要係統設計師劃分（或組合）數據轉換電路器件，並結合模擬和數字信號的布線，實現多種服務的軟件最大化。現在，隨著高級的SiP（係統級封裝）組裝技術的發展

，數據轉換器係統的設計正逐步從硬件中心向軟件中心轉變。Teledyne e2v的SiP設計、發展和組裝的專業技術革新了係統級設計
，可實現最大的靈活性並支持多任務的應用。利用最先進的技術（倒裝芯片
、有機封裝等）開發的RF混合信號數字處理應用可用於工業、醫療、航空電子、儀器、電信、軍事和宇航等應用。Teledyne e2v在高級SiP設計和組裝技術方麵擁有超過40年的經驗
，可幫助係統設計師實現高級數據轉換係統平台的最高性能和最大價值。

 

用於SiP設計的高級數據轉換器件

 

高頻數據轉換器係統需要高性能（和可靠的）半導體器件來處理整個信號鏈的關鍵功能。選擇可以滿足整個係統性能要求的合適的半導體器件對SiP的實現至關重要。Teledyne e2v為SiP的實現提供了高速數據轉換器、微處理器、存儲器以及各種模擬和邏輯功能器件。

顯然
，數據轉換接收(Rx)係統的核心器件是ADC。Teledyne e2v在過去的20多年裏一直致力於數據轉換器技術的創新，並提供了多通道、低噪聲
、低失真的微波頻率ADC(如上圖的EV12AQ600)。這種數據轉換器使係統設計師能（通過直接RF轉換）消除傳統架構中下變頻所需的模擬環節。利用Teledyne e2v的高端ADC減少模擬環節，並使用高級的SiP設計技術配合無需許可證的標準和定製解決方案
，設計師可以研發許多標準產品和定製產品，以滿足特定的性能和/或環境需求。

 

未來高速SiP直接RF數據轉換接收(Rx)方案的核心是EV12AQ600。結合RTH120跟蹤保持放大器(THA)，PS620實驗SiP RF前端接收板（如下圖所示）的性能非常優秀（見第2頁上器件的核心參數）。EV12AQ600是一款四核ADC
，包含交叉點開關(CPS)前端
，允許四個ADC核心同時
、獨立或成對地工作
，支持四通道1.6Gsps，兩通道3.2Gsps或單通道6.4Gsps的采樣率。典型的四通道模式的SFDR（不考慮H2和H3諧波）優於70dBFS(-1dBFS輸出，頻率高達5980MHz）。

 

 

這款器件可提供多種級別，包括商業級、工業級
、軍級，最高支持耐輻射宇航級。EV12AQ600可用於多種應用，如高速數據采集、高速測試儀器、自動測試設備、地球觀測SAR雷達載荷
、電信MIMO衛星載荷、超寬帶衛星數字接收機、C波段直接RF轉換、微波軟件定義無線電、點對點微波接收端、機器狀態監測係統、飛行時間質譜分析、LiDAR、高能物理等。

 

器件核心參數

EV12AQ600 ADC:

• 四個12-bit 1.6 GSps ADC核心，支持1
、2或4通

道時域交織

• 全交織模式采樣率高達6.4 GSps

• 6.5 GHz輸入帶寬(-3dB)

• 集成的寬帶交叉點開關

• 支持多通道同步的同步鏈

RTH120 THA:

• 24GHz 輸入帶寬

• 雙THA使輸出保持時間超過半個采樣時鍾周期

• 全差分設計

 

 

在實現高速
、最先進的SiP數據轉換發射端(Tx)解決方案方麵，關鍵的技術是EV12DD700(如右圖所示）。該雙路12位DAC支持高達12Gsps的采樣率，可直接產生高達21GHz的輸出信號，滿刻度階躍響應時間低至15ps
，在微波頻率的噪聲很低，性能優秀。EV12DD700雙通道DAC也支持Ka波段工作，支持波束形成的應用。這款DAC有25GHz的3dB輸出帶寬
，即使超過25GHz也僅有略大於3dB的衰減（見下圖）。每個DAC都集成了一係列複雜的信號處理功能，包括一個用於直接數字合成(DDS)功能的可編程anti-sinc濾波器，一個可編程的複雜混頻器

，以及一個包含四個插值環節的數字上變頻器。數字處理功能包括：插值（4x, 8x和16x）、帶有數字控製振蕩器（32位NCO)的數字上變頻(DUC)、直接數字合成(DDS)、數字波束形成和波束跳變。DAC的主要功能包括：可編程輸出模式(NRZ, RF, 2RF)、增益調節
、可編程SINC補償功能和多器件同步。

 

圖 1

 

當然
，所有的高速數據轉換係統也需要先進的數字處理能力。例如

，Teledyne e2v已經認證並發布了一款從NXP最新的Layerscape® 係列篩選出的微處理器LS1046A，可工作在-55℃到125℃（宇航級LS1046-Spacce也很快會發布）。LS1046A是NXP的64位ARM® Layerscape產品係列的一款器件，使用四核ARM® Cortex® A72設計。

 

 

這種設計在盡可能小的封裝裏實現了無與倫比的性能。用戶可以使用與ARM® 技術兼容的龐大的軟件
、應用、工具的生態係統。LS1046A是一款1.8GHz的處理器
，集成了包處理加速和高速外設

，使用了高性能的架構，有業內領先的計算密度。其超過45,000CoreMarks® 的計算性能（即30K DMIPS@1.8GHz)，搭配雙路10Gb以太網
、3路PCIe Gen3和1路SATAGen3
，適用於一係列高可靠性的軍用、航空和航天的應用。LS1046A也集成到了Teledyne e2v最新的Qormino® 計算模塊中
，這個模塊還包含了一個4GB的DDR4存儲器（見左側的照片）。此外，作為Teledyne e2v的半導體生命周期管理計劃SLiM™的一部分
，這款器件的生命周期可達15年以上，避免了常見的昂貴的器件過時問題。

 

數據轉換SiP實現峰值係統性能：適用於所有細分市場

 

在工業
、醫療、飛行電子
、儀器、電信、軍(jun)事(shi)和(he)宇(yu)航(hang)領(ling)域(yu)，數(shu)據(ju)轉(zhuan)換(huan)係(xi)統(tong)正(zheng)在(zai)經(jing)曆(li)快(kuai)速(su)的(de)變(bian)化(hua)。對(dui)於(yu)所(suo)有(you)的(de)細(xi)分(fen)市(shi)場(chang)，首(shou)要(yao)的(de)係(xi)統(tong)級(ji)設(she)計(ji)問(wen)題(ti)是(shi)，如(ru)何(he)在(zai)模(mo)擬(ni)和(he)數(shu)字(zi)電(dian)路(lu)之(zhi)間(jian)取(qu)得(de)平(ping)衡(heng)，實(shi)現(xian)最(zui)大(da)的(de)軟(ruan)件(jian)/係統靈活性（從傳感器到計算機輸入或從計算機輸出到傳感器）。這個基本的問題要求係統設計師劃分（或組合）數據轉換電路器件，並結合模擬和數字信號的布線，以實現多種服務的軟件最大化。

 

係統工程師了解他們的市場
、應用和電路性能的規範需求，但設計參數，例如風險
、技術選擇、形狀參數
、開發時間表（包括時間表同步）、kekaoxing，yijiyugaoxingnengshujuzhuanhuanxitongxiangguandechengben
，doushigaodukebiande。zhexieshejicanshu，jiashangbuduanbianhuadexitongxingnengguigexuqiu
，zuizhongdaozhigengzhaideshejishixian“交集”（圖2）。

 

當dang然ran

，在zai任ren何he設she計ji參can數shu上shang犯fan錯cuo誤wu
，都dou會hui付fu出chu巨ju大da的de代dai價jia。因yin此ci，任ren何he可ke以yi嵌qian入ru到dao設she計ji開kai發fa中zhong的de靈ling活huo性xing，隻zhi要yao能neng為wei項xiang目mu增zeng加jia整zheng體ti價jia值zhi而er不bu是shi降jiang低di價jia值zhi，都dou是shi值zhi得de投tou資zi的de。

 

圖 2 - 不斷增加的設計參數和係統級性能需求，產生了更窄的“交集”。

 

有一個設計參數可以提高設計階段的靈活性，並最終滿足必要的性能需求
，特別是對於數據轉換係統。它是利用SiP(係統級封裝）技術實現所需的功能。過去
，半導體工藝技術的不斷進步使係統級設計師能夠在SoC（片上係統）上實現完整的電路功能。隨著門電路長度縮短至10nm甚至更小，需要大量數字計算的SoC應用已可以通過半導體技術實現。不幸的是
，隨著半導體特征尺寸的減小，芯片的開發成本呈指數級

增長（見圖3）。

 

圖 3

 

圖3也顯示了最小幾何門尺寸和最大器件振蕩頻率之間的相關性。如圖所示，Fmax的拐點在門長度<28nm的位置。相應的
，隨著門長度的減小，開發成本呈指數增長（G=28nm（平均開發成本5130萬美元），G=16nm(平均開發成本1.063億美元），G=7nm(成本2.97億美元），G=5nm(成本超過5億美元))。隨著SoC包含更多的功能，需要使用更小的門長度，其開發的成本變得令人望而卻步。例如，SoC一直是移動電話行業的驅動技術，但對模擬技術（如MEMS傳感器）的需求不斷增加
，導致從SoC到SiP方案的變革。圖4說明了當前推進從SoC到SiP的變革的三個共存的設計參數：1)技術：為最優係統性能選擇最合適的工藝技術（即Si、GaAs、GaN、SiGe等）
，2)小型化
，3)成本。

 

 

圖 4

 

推動數據轉換係統從SoC向SiP發展的另一個因素是對數據轉換電路器件的劃分（或組合）以及模擬和數字信號的布線
，這將允許對多種服務進行最大程度的軟件化。簡單來說，數據轉換係統可以設計為“集中式”或“分隨著SoC包含更多的功能
，需要使用更小的門長度，其開發的成本變得令人望而卻步。例如，SoC一直是移動電話行業的驅動技術
，但對模擬技術（如MEMS傳感器）的需求不斷增加，導致從SoC到SiP方案的變革。圖4說明了當前推進從SoC到SiP的變革的三個共存的設計參數：1)技術：為最優係統性能選擇最合適的工藝技術（即Si
、GaAs
、GaN、SiGe等），2)小型化，3)成本。

 

 

圖 5

 

因此，Teledyne e2v的高級的SiP設計、開發和組裝的專業技術使數據轉換係統的開發發生了巨大的變革，實現了多任務應用設計參數的最大靈活度（即組合和劃分）。通過使用最先進的技術（焊線、倒裝芯片等），組合（或劃分）RF、混合信號和數字處理半導體
，高級的SiP設計和組裝技術能為係統設計師帶來最高性能、最低成本的高頻數據轉換係統平台。

 

 

圖 6a

 

例如，圖6的PS640是一款SiP實現的RF數據轉換係統產品
，目前正在研發，用於未來的L波段到Ka波段的頻率接收機（1GHz至40GHz)。PS640使用Teledyne e2v基於STMicro BiCMOS055工藝設計的新型THA和兩片互相交織的EV12AQ600 ADC，是一款“集中式”的高速SiP數據轉換接收器（Rx)。圖6也描述了其性能指標。圖7描述了一種相同的數據轉換係統的未來概念，這是一種“分布式”數據轉換接收器的實現方式，使用光引擎（包含在SiP中）驅動數字處理器（FPGA)

，實現最大軟件化（軟件中心）。

 

 

圖 6b
 

 

圖 7

 

TE2V的高級SiP組裝技術

 

SiP是將多個器件（主動器件或被動器件）封裝在一起的單個設備。SiP用於在電子係統層麵執行多項功能。嵌入在SiP中的半導體器件（包括被動器件）可以水平和/或垂直堆疊在基材上
，然後進行封裝。半導體可以通過焊線或焊接凸點的方式與基材連接（也可以用於將裸片堆疊成垂直的結構）。如前所述
，數據轉換SiP可能包含多個裸片，如前置放大器、混頻器、ADC、DAC
，專用處理器
、存儲集成電路和被動器件（如電阻和電容）。這些裸片是使用不同的安裝技術固定在同一個基材上。SiP的組裝技術促進了細分市場的發展，特別是與超高RF(地麵和非地麵）、需要MEMs電路的物聯網(IOT)、移動和可穿戴設備等應用相關的領域。憑借一係列的使用SiP技術的產品和封裝解決方案
，Te2v為工業、醫療
、航空、軍事、科學和空間等應用的細分市場提供設計和組裝服務。此外
，Teledyne e2v的許多產品都是通過與NXP、Everspin
、Micron等公司的戰略合作開發的。

 

Te2v可提供一係列SiP設計開發的供應鏈管理服務，包括：裸片設計、封裝設計、高可靠組裝、高性能速度測試、質量服務和半導體生命周期管理（SLiMTM
，見圖 8）。Te2v擁有超過40年的宇航設計經驗，包括ADC
、DAC、微處理器、存儲器以及內部測試和質量服務
，能為所有細分市場提供滿足任何質量等級需求的高級SiP的產品和服務。Te2v的高級的SiP組裝技術包括：焊線、倒裝芯片
、有機和陶瓷封裝（密封和非密封）以及混合組裝。

 

 

圖 8

 

當然，在組裝之前，高級高速SiP開發需要封裝仿真和封裝參數的測試，以評估散熱和可靠性。例如
，圖9介紹了上文提到的PS640的熱仿真。對於散熱設計
，將多個裸片緊密地放置在一起是一個挑戰。為了準確預測器件最關鍵區域的結溫，需要進行仔細的熱仿真。

 

 

圖 9 - PS640 SiP的熱仿真

 

Te2v使用與設計師和客戶討論商定的邊界條件，使仿真的性能匹配最終的測試結果（這對於SiP集成的關鍵

器件是必需的）。此外，Te2v使用高頻3D場解算器（Ansys HFSS)對RF SiP的開發進行仿真和設計。HFSS是一款用於電磁結構的商業有限元方法解算器
，適用於SiP封裝包含的複雜RF電子電路/半導體器件、濾波器、傳輸線的封裝設計（見圖 10）。

 

 

圖 10 - 對 PS640 進行 40GHz 模擬輸入的 3D 場解算器仿真 (Ansys HFSS) 顯示封裝到 THA 的裸片之間的連接狀況，並分析了矽金屬填充裏的信號傳遞。

 

在這個例子裏，Te2v的封裝團隊和負責Te2v的SiP開發流程的半導體團隊共同設計了這個RF模擬前端。由於嵌入在單個有機基材裏的矽技術有所不同
，以及C4(受控塌陷芯片連接 - 倒裝芯片凸點）和C5（焊球）機電接口中的RoHS焊點
，SiP設計的可靠性是一個重大的工程挑戰。Te2v不斷開發新技術
，通過熱機械分析，並考慮諸如焊料蠕變和粘塑性等的非線性行為，快速並準確地預測產品的翹曲和板級的可靠性

（見圖11）。

 

 

圖 11 - PS640 在室溫組裝後發生的封裝翹曲的 50 倍放大圖

 

具體的設計和組裝服務還包括：定製產品、中/低用量產品、高可靠/高端產品、QML-V/QML-Y認證以及宇航認證（參考圖12中的技術總結）：

 

 

圖 12 - Te2v 的高級組裝技術，可用於 SIP 的組裝

 

 
 

 

圖 13 - Te2v 的高級焊線（上）和倒裝芯片（下）技術，可用於 SIP 的組裝

 

圖13說明了Te2v的高級SiP焊線和倒裝芯片組裝技術。對於焊線，圖13（上圖）說明了滿足不同半導體類型（Si、GaN、GaAs等）和he封feng裝zhuang類lei型xing的de最zui新xin發fa展zhan所suo需xu的de眾zhong多duo組zu裝zhuang技ji術shu。隨sui著zhe新xin一yi代dai的de半ban導dao體ti和he封feng裝zhuang的de發fa布bu，必bi須xu開kai發fa新xin的de焊han線xian技ji術shu，以yi滿man足zu性xing能neng的de要yao求qiu。焊han線xian大da約yue占zhan所suo有you電dian子zi封feng裝zhuang組zu裝zhuang（包含flash存儲器和傳感器等）的三分之二。對於一些矽節點
，如MEMS傳感器，無法使用先進的倒裝芯片互聯技術。在這些情況下，焊線依然具有成本和可靠性方麵的優勢。

 

倒裝芯片技術（也如圖13所示）基於半導體頂部形成的一係列凸起或銅柱。倒裝芯片的流程和傳統ICdezhizaoleisi，zhixuyaozengjiajigebuzhou。zaizhizaoguochengjiejinweishengshi

，duihanpanjinxingjinshuhuahuohanliaoyuchuli，shiqigengrongyihanjie。zaizuihoudejingyuanliuchengzhong
，hanjietuqihuizaijingyuandingbude

 

芯片焊盤上形成，然後像往常一樣從晶圓上切下芯片。為了將芯片安裝在外部電路（SiP電路板和/或另一個芯片或裸片）上，需要翻轉芯片使其頂部朝下，並使它的焊盤與外部電路的焊盤對齊
，然後進行回流焊（通常使用熱超聲焊接或回流焊接），以(yi)使(shi)它(ta)們(men)互(hu)相(xiang)連(lian)接(jie)。這(zhe)會(hui)在(zai)芯(xin)片(pian)電(dian)路(lu)和(he)底(di)部(bu)之(zhi)間(jian)留(liu)下(xia)了(le)一(yi)個(ge)很(hen)小(xiao)的(de)空(kong)間(jian)。在(zai)很(hen)多(duo)情(qing)況(kuang)下(xia)，需(xu)填(tian)充(chong)電(dian)氣(qi)絕(jue)緣(yuan)的(de)粘(zhan)合(he)劑(ji)，以(yi)保(bao)證(zheng)更(geng)強(qiang)的(de)機(ji)械(xie)連(lian)接(jie)
，並(bing)產(chan)生(sheng)熱(re)橋(qiao)

，確(que)保(bao)焊(han)點(dian)不(bu)會(hui)由(you)於(yu)芯(xin)片(pian)和(he)係(xi)統(tong)的(de)其(qi)他(ta)部(bu)分(fen)的(de)熱(re)量(liang)不(bu)同(tong)而(er)受(shou)到(dao)應(ying)力(li)。這(zhe)些(xie)填(tian)充(chong)物(wu)減(jian)少(shao)了(le)芯(xin)片(pian)和(he)板(ban)子(zi)之(zhi)間(jian)的(de)熱(re)膨(peng)脹(zhang)係(xi)數(shu)的(de)不(bu)匹(pi)配(pei)帶(dai)來(lai)的(de)影(ying)響(xiang)
，防(fang)止(zhi)應(ying)力(li)集(ji)中(zhong)於(yu)焊(han)點(dian)
，防(fang)止(zhi)器(qi)件(jian)過(guo)早(zao)失(shi)效(xiao)。倒(dao)裝(zhuang)芯(xin)片(pian)技(ji)術(shu)與(yu)焊(han)線(xian)技(ji)術(shu)不(bu)同(tong)，在(zai)焊(han)線(xian)技(ji)術(shu)中(zhong)，芯(xin)片(pian)被(bei)簡(jian)單(dan)地(di)安(an)裝(zhuang)，然(ran)後(hou)用(yong)線(xian)將(jiang)芯(xin)片(pian)的(de)焊(han)盤(pan)和(he)外(wai)部(bu)電(dian)路(lu)連(lian)接(jie)起(qi)來(lai)。

 

TE2V：為高級SiP的設計和組裝提供一站式服務

 

在性能生命周期內

，SiP可降低特定產品和係統的總體成本，特別是與其他設計選項（如SoC等）相比時。SiP可在產品生命周期的各個階段減少總體的係統開發成本，如：

 

1. 降低工程成本：在工程開發時間、材料和上市時間方麵顯著降低設計的難度。

 

2. 降低PCB成本：簡化特定器件的開發和使用（利用COTS或定製半導體）。

 

3. 降低組裝成本：將多個器件集成到一個封裝裏，可在係統整體製造流程中顯著降低成本。

 

4. 降低供應鏈成本：簡化供應鏈。來自不同製造商的多個器件可被單個SiP取代
，這樣隻需管理較少的供應商和器件
，可大大簡化供應鏈。

 

5. 驗證：子係統和係統級的測試和認證。

Te2v的高級SiP設計和組裝服務成為所有細分市場和產品類型的“一站式商店”（參見圖14）。簡單來說，Te2v不但為宇航級的應用提供設計、組裝和認證服務，也麵向其他所有的細分市場、應用和質量等級。

 

 

圖 14

 

最後，隨著高級係統的發展進入下一個十年，SiP技術已成為減少門長度、減小半導體尺寸的關鍵要素。隨著越來越大的SoC逐漸成為SiP包含的眾多器件之一，使用有機基材和封裝材料進行可靠組裝（焊線或倒裝芯片）的技術需要大量的技術投資。當前
，Te2v正準備在未來幾年內實現這類技術的進步
，所有的技術研發都由ESA讚助。

 

 

 

結語

當前，數據轉換係統的設計師正在經曆半導體工藝選擇（和幾何尺寸）、電路小型化需求以及不斷增加的開發成本等關鍵設計參數的挑戰。此外，高級係統的開發可以使用越來越先進的ADC
、DAC
、微處理器和存儲器件。在工業
、醫療、航空電子
、儀器儀表、通信、軍事和宇航應用領域，一個係統設計的問題一直存在
，即如何在模擬電路和數字電路之間取得平衡，以實現最大的軟件/係統靈活性（從傳感器到計算機輸入/輸出）。現在
，高級SiP（係統級封裝）技術的發展在所有的細分市場和應用中推動了數據轉換係統的設計從硬件中心到軟件中心的變革。Teledyne e2v的SiP設計
、開發和組裝的專業技術革新了係統級設計
，實現了最大的靈活性和多任務的能力。Teledyne e2v擁有超過40年的RF
、混合信號和數字處理應用的封裝設計經驗，其最先進的SiP設計和組裝技術（焊線、倒裝芯片、有機封裝等）將幫助係統設計師實現高頻直接RF數據轉換係統平台的最高性能和最大價值。

（來源：Teledyne e2v）