引言

 

下(xia)變(bian)頻(pin)器(qi)是(shi)接(jie)收(shou)係(xi)統(tong)中(zhong)的(de)核(he)心(xin)部(bu)件(jian)
，接(jie)收(shou)係(xi)統(tong)需(xu)要(yao)把(ba)高(gao)頻(pin)信(xin)號(hao)用(yong)下(xia)變(bian)頻(pin)器(qi)轉(zhuan)換(huan)到(dao)低(di)頻(pin)，便(bian)於(yu)後(hou)級(ji)進(jin)行(xing)信(xin)號(hao)處(chu)理(li)。隨(sui)著(zhe)半(ban)導(dao)體(ti)技(ji)術(shu)的(de)發(fa)展(zhan)，單(dan)片(pian)微(wei)波(bo)集(ji)成(cheng)電(dian)路(lu)(MMIC) 突破傳統的混合微波集成電路(MIC)快速發展起來。MMIC 芯片尺寸小，寄生參數少
，具有優秀的高頻性能。MMIC 芯片的大規模運用已成為微波組件小型化的重要途徑之一  。變頻器也向著小型化、高集成、低成本的方向發展。

 

 

本文介紹一種高幅相一致6 ～18 GHz 下變頻器的設計方案和測試結果，該組件采用毫米波變頻方案
，幅度和相位都可以數控調節。組件的噪聲係數優於 6 dB，無虛假動態範圍大於 50 dB
，組件之間幅度一致性優於±2 dB
，相位一致性優於±15°。組件內部采用多功能芯片
，多功能芯片集成了混頻器

、倍頻器、低噪聲放大器以及開關。本組件體積小，集成度高，調試簡單
，可以滿足工程應用的需求。

 

1 下變頻器方案設計

 

kuandaixiabianpinqishejiyaodianshizaiquebaozaoshengxishudejichushang
，bimiandaineijijinbiandaizasanhexujiaxinhaodechansheng。genjuxiabianpindeyuanli，yigebianpinqidezasanshuipingzhuyaoqujueyuyixialiangdian:

 

①射頻帶寬和中頻頻率的比值;

②射頻相對帶寬。具體來說，射頻濾波器組的通道帶寬應盡可能窄
，並且要盡量提高中頻的頻率。

 

下變頻器的噪聲係數主要取決於射頻前端的增益，較高的前端增益有利於改善噪聲係數; 但dan是shi前qian端duan增zeng益yi越yue大da，進jin入ru混hun頻pin器qi的de信xin號hao功gong率lv也ye會hui增zeng大da，容rong易yi引yin起qi雜za散san和he虛xu假jia指zhi標biao的de惡e化hua。在zai本ben方fang案an裏li
，可ke以yi根gen據ju射she頻pin頻pin率lv碼ma來lai統tong籌chou設she置zhi射she頻pin和he中zhong頻pin的de衰shuai減jian值zhi;即總增益保持一定的情況下
，在噪聲係數、虛假和雜散指標之間尋求一個最佳平衡。

 

本方案中，考慮到成本和體積
，6 ～18 GHz 射頻信號經過開關濾波器組劃分為 8 個通道。如圖 1 所示，變頻選擇毫米波本振方案，先將6 ～18 GHz 變頻至 20 GHz 以上的高中頻(HIF1 和 HIF2)
，再下變頻到低中頻。為確保第一次變頻後的射頻二次諧波不落進帶內
，6 ～12． 5 GHz 和 11． 5 ～18 GHz 分別變換至 27 GHz(HIF1)和 21 GHz(HIF2)高中頻，對應的一本振 LO1 頻率為 33 ～39 GHz。第二次變頻選擇兩個點頻作為二本振 LO2
，最終獲得 1． 8 GHz 中頻
，瞬時處理帶寬為 1 GHz。本方案中，所有的頻率都不超過 40 GHz
，以目前的器件水平都比較易於實現。

 

圖 1 變頻方案

 

一次混頻雜散計算如圖 2 所示，其中 m 和 n 分別表示射頻和本振的階數。可以看出，帶內及近邊帶沒有小於 3 階的低階雜散。

 

圖 2 一次混頻雜散分布

 

二次混頻雜散如圖 3 所示，隻有中頻的二次諧波和三次諧波組合會落入近邊帶，混頻器對這些高階組合的抑製度可以確保虛假和雜散指標。

 

圖 3 二次混頻雜散分布

 

上述論證分析表明該變頻方案有效地避開了帶內低次雜散。

 

2 具體電路實現

 

電路劃分為三部分:射頻前端，變頻電路，中頻電路。下麵分別介紹這三部分的電路細節。

 

2.1 射頻前端

 

射頻前端部分由低噪聲放大器、數控衰減器以及 MEMS 開關濾波網絡組成，如圖 4 所示。兩級數控衰減器
，可以將 40 dB 線性動態範圍擴展為 75 dB全局動態範圍。射頻前端的設計增益為 14 dB，噪聲係數為 4 dB，輸入 1 dB 壓縮點為－16 dBm。這裏的設計應盡量提高射頻前端的 1 dB 壓縮點
，以減小多信號交調，提高係統對多信號的線性處理能力。

 

圖 4 射頻前端電路

 

2.2 變頻單元

 

變頻 單 元 主 要 由 兩 級 多 功 能 芯 片 CHIP1
、CHIP2 和兩路濾波器組成，如圖 5 所示。第一級多功能芯片 CHIP1 集成了混頻器、倍頻器、單刀雙擲開關、帶通濾波器以及放大器。第二級多功能芯片CHIP2 集成了混頻器、單刀雙擲開關、yixiangqiyijibenzhenqudongfangdaqi。erbenzhenshezhideyixiangqiyonglaiduitongpicibutongmokuaizhijiandexiangweichajinxingyixiangbuchang，yiquebaomokuaizhijiandexiangweiyizhixing。rutu 4 所示，電路在混頻前設置了數控衰減器 A，能夠調節進入變頻的信號功率。變頻單元設計增益為－8 dB，噪聲係數為 11 dB。

 

圖 5 變頻單元電路

 

2.3 中頻電路

 

中頻電路如圖 6 所示。中頻電路主要用來補償增益、濾除雜散信號，並通過均衡器來調節中頻帶寬內的增益平坦度。數控衰減器 B 可以和數控衰減器 A 根據頻率控製碼進行聯合作用。數控衰減器 C用來配合溫度傳感器精確補償增益在環境溫度下的變化
，也可以用來調節不同模塊之間的幅度一致性。中頻電路的設計增益為 28 dB
，噪聲係數為 4 dB。

 

圖 6 中頻電路

 

根據上麵的設計結果，對級聯後的係統指標進行了仿真計算。係統總增益為 34 dB，噪聲係數為5． 25 dB，滿足設計指標的要求。

 

3 幅相一致性的調控措施

 

作為本設計的關鍵指標，幅度一致性是指組件個體之間對應於同一個射頻頻點(等功率輸入)的中頻輸出功率一致性，相位一致性是指組件個體之間對應於同一個射頻頻點(等相位輸入)的中頻相位的一致性。由於射頻頻率被開關濾波器組劃分為8 段，所以從測試結果來看，幅相一致性對應於 8 個射頻頻段的相位一致性。

 

幅相一致性設計主要靠以下幾點來保證:

 

①射頻鏈路中的通用器件(MMIC 芯片)需要采購同一批次產品;

②定製器件(MEMS 濾波器、LC 濾波器
、腔體濾波器等)需要滿足幅度和相位一致性指標;

③裝配工藝中，所有裝配位置都由製造工藝來定位，而非手工定位。

 

考慮到工程實際中幅度和相位的差值積累，電路調試手段不可缺少，本組件中設置有如下措施來調節模塊之間的幅相一致性:
 

①在 LO2 鏈路上設置移相器，用於整體搬移對應的濾波器頻段的相位。因為 LO2 是點頻，對點頻移相不用考慮頻段內的相位平坦度。移相器的默認初始移相值為 90°，方便對相位的上下移動調節。

②在中頻設置低相移數控衰減器
，用於調節各頻段的幅度一致性。低相移的特性可以確保小幅度(≤3 dB)的校正對相位的影響微乎其微(≤2°)。

 

4 實物及測試結果

 

圖 7 為變頻單元測試板，兩級變頻芯片之間采用基片集成波導(SIW)濾波器。

 

圖 7 變頻單元測試板

 

變頻器的實物尺寸為 130 mm×80 mm×20 mm，如圖 8 所示。

 

圖 8 下變頻器實物圖

 

同批次模塊測試結果(除幅相一致性指標外)見表 1，測試結果達到了設計指標的要求。

 

表 1 測試指標與設計指標對照表

 

同批次模塊的相位一致性測試曲線如圖 9 所示
，自上而下依次為 8 個射頻通道的相位一致性測試曲線，可以看出，相位差值均在 20°以內，達到了設計指標(優於±15°)的要求。

 

圖 9 相位一致性測試曲線

 

同批次模塊的幅度一致性測試曲線如圖 10 所示
，該曲線為 6 ～18 GHz 範圍內的射頻頻點對應的1． 8 GHz 中頻幅度差值。可以看出，幅度差值均在2． 5 dB 以內，達到了設計指標(優於±2 dB)的要求。

 

圖 10 幅度一致性測試曲線

 

5 結論

 

本文介紹了一種高幅相一致6 ～18 GHz 下變頻器的設計方案和測試結果。組件內部采用多功能芯片，片上集成了混頻器、倍頻器


、低噪聲放大器以及開關。測試結果表明，組件的無虛假動態範圍大於50 dB，噪聲係數優於 6 dB
，幅度一致性優於±2 dB，相位一致性優於±15°。本組件體積小，本組件體積小
，集成度高
，易於調試，可以滿足工程需要。（參考文獻略）

 

作者：張得才  管 飛  吳誌亮  王洪林  陳 坤 

 

 

推薦閱讀：