中心議題：

• 討論輻射發射產生的原因
• 詳細描述解決高速電路輻射發射超標的過程

解決方案：

• 使中頻板停止工作
  
  ，排除中頻板產生幹擾的可能
• 使用SDRAM_CLK0作為SDRAM工作時鍾
• 采用關斷幹擾源 、減小高頻電流幅度解決輻射發射超標問題

問題的提出
通信技術的發展要求器件的速度愈來愈高，由此引起的電磁兼容問題就更加嚴重。本文以無線寬帶接入係統的終端用戶單元（SU）為例，來探討通信產品的輻射發射超標問題。
 
無線寬帶接入係統的終端用戶單元由860小係統、8240小係統
、FPGA(現場可編程門陣列)和基帶中頻單元組成，其中860小係統、8240小係統和FPGA電路在一塊PCB（印刷電路板）上，稱為網絡接口板；基帶中頻電路單獨為一塊PCB，稱cheng為wei基ji帶dai中zhong頻pin板ban。二er者zhe通tong過guo插cha座zuo相xiang連lian，傳chuan遞di信xin號hao和he電dian源yuan。設she備bei外wai殼ke為wei注zhu塑su殼ke體ti，內nei層ceng沒mei有you噴pen塗tu導dao電dian漆qi。筆bi者zhe對dui該gai產chan品pin輻fu射she發fa射she指zhi標biao進jin行xing了le測ce試shi。
 
測試環境為電波暗室，測試設備為寬帶天線
、頻譜分析儀和信號放大器，天線可以在1 m與4 m高度範圍內升降，被測產品放置在一個可360°旋轉的平台上，距離天線3 m。測量時轉動平台，升降天線找到最大幹擾
，天線測量取水平和垂直兩種極化。 

 
按照接入設備的電磁兼容(EMC)測試要求
，設備上電正常運行

，測試儀器在30～1 000 MHz的頻率範圍內進行掃描，其中在30～230 MHz頻率範圍內要求電磁幹擾（EMI）的準峰值低於40 dBuV/m，在230～1000 MHz頻率範圍內，EMI的準峰值低於47 dBuV/m。測試的結果是：在垂直方向上，412.5 MHz處超標4.08 dB，577.5 MHz處超標3.5 dB；在水平方向上，577.5 MHz處超標7.9 dB，參見圖1。
 
考慮到中頻板上有調製解調電路，其載波頻率比較高(為349 MHz)，為此將中頻板的5 V和3.3 Vgongzuodianyuanduankai，shizhongpinbantingzhigongzuo。zaiceshishebeidedianciganraoshi，rengranzaishangshulianggepindianchuyouchaobiao，yinerkeyipaichuzhongpinbanchanshengshangshupindianganraodekeneng。
　　
原因分析
任何電磁兼容性問題都包含3個要素，即幹擾源、敏感源和耦合路徑，這3個要素中缺少一個，電磁兼容問題就不會存在。因此，在解決電磁兼容問題時
，也要從這3個要素著手進行分析，再根據具體情況，采取適當的措施消除其中的一個。

首先從幹擾源開始分析。在通信產品中，電路的工作時鍾越來越高，信號的上升/xiajiangyanyuelaiyuedou，youcidailaidediancijianrongwentiyeyujiajianrui。shuzidianludediancijianrongshejizhongyaokaolvdeshishuzimaichongdeshangshengyanhexiajiangyanjuedingdepindaikuan，erbushishuzimaichongdezhongfupinlv。genjujingyangongshi
，jisuanEMI發射帶寬的公式可以表示為：
　　f＝0.35／Tr (1)
其中，f是頻率(單位是GHz)，Tr是信號上升/下降時間(單位是ns)。由此不難看出，一個具有2 ns上升沿的時鍾信號輻射能量的帶寬可達160 MHz
，其輻射帶寬可達10倍頻，即1.6 GHz。
 
在電工學中，周期電流、電壓、信號等都可以用一個周期信號來表示
，即f(t)＝f(t＋kT)，T為周期函數的周期。如果給定的周期函數同時有滿足狄裏赫利條件，則可以將其展開成付立葉級數：
　　
將第1項A0稱為直流分量，第2項稱為一次諧波(或基波分量)，其他各項統稱為高次諧波，即2次、3次、4次……k次(ci)諧(xie)波(bo)。一(yi)個(ge)理(li)想(xiang)的(de)方(fang)波(bo)信(xin)號(hao)包(bao)含(han)了(le)豐(feng)富(fu)的(de)諧(xie)波(bo)分(fen)量(liang)。在(zai)實(shi)際(ji)的(de)數(shu)字(zi)電(dian)路(lu)中(zhong)
，方(fang)波(bo)並(bing)不(bu)是(shi)理(li)想(xiang)的(de)
，它(ta)有(you)一(yi)定(ding)的(de)上(shang)升(sheng)和(he)下(xia)降(jiang)時(shi)間(jian)。方(fang)波(bo)頻(pin)譜(pu)包(bao)絡(luo)線(xian)的(de)衰(shuai)減(jian)率(lv)不(bu)僅(jin)與(yu)方(fang)波(bo)的(de)頻(pin)率(lv)有(you)關(guan)，而(er)且(qie)還(hai)與(yu)方(fang)波(bo)脈(mai)衝(chong)的(de)持(chi)續(xu)時(shi)間(jian)有(you)關(guan)。方(fang)波(bo)脈(mai)衝(chong)的(de)持(chi)續(xu)時(shi)間(jian)越(yue)短(duan)，高(gao)次(ci)諧(xie)波(bo)的(de)幹(gan)擾(rao)幅(fu)度(du)越(yue)大(da)。

因為終端網絡接口板上沒有412.5 MHz和577.5 MHz這(zhe)兩(liang)個(ge)頻(pin)率(lv)信(xin)號(hao)
，所(suo)以(yi)懷(huai)疑(yi)這(zhe)兩(liang)個(ge)頻(pin)點(dian)可(ke)能(neng)是(shi)某(mou)些(xie)頻(pin)率(lv)信(xin)號(hao)的(de)諧(xie)波(bo)分(fen)量(liang)。高(gao)速(su)電(dian)路(lu)中(zhong)
，時(shi)鍾(zhong)電(dian)流(liu)是(shi)第(di)一(yi)輻(fu)射(she)源(yuan)。筆(bi)者(zhe)對(dui)終(zhong)端(duan)網(wang)絡(luo)接(jie)口(kou)板(ban)上(shang)的(de)各(ge)時(shi)鍾(zhong)信(xin)號(hao)進(jin)行(xing)了(le)統(tong)計(ji)，如(ru)表(biao)1所示。 
 

通過粗略計算
，412.5 MHz信號近似等於83.3 MHz的5次諧波(83.3×5＝416.5 MHz)，而577.5 MHz近似等於83.3 MHz的7次諧波(83.3×7＝583.1 MHz)。 
 

圖2所示為8240時鍾信號的產生原理圖。8240外部有源晶振產生33 MHz的振蕩頻率
，送入8240芯片
，經內部PLL(鎖相環)鎖相倍頻，輸出83.3 MHz頻率
，作為SDRAM(同步動態隨機讀寫存儲器)的工作時鍾，8240有4個引腳可以同時送出該83.3 MHz的時鍾：SDRAM_CLK0～SDRAM_CLK3，而且可以在8240內部寄存器中設置開關。該單板在電路設計時，使用SDRAM_CLK0作為SDRAM工作時鍾
，另一路SDRAM_CLK3送至一測試點，方便調試時測量時鍾信號，其餘2路設置為關閉狀態
，不對外輸出時鍾。
　　
初步試驗
為了證實412.5 MHz和577.5 MHz這兩個幹擾頻點是83.3 MHz時鍾所致，筆者先嚐試將8240的PLL配置電路取消，即8240鎖相環不工作，不對外輸出83.3 MHz時鍾，再進入電波暗室測試。結果發現，在30～1 000 MHz的掃描頻段中無超標頻點，獲得的測試曲線都在標準規定的準峰值以下。因此，可以判斷幹擾源就是8240輸出的83.3 MHz時鍾信號。
 
幹擾源雖然定位了，但係統在實際應用中83.3 MHz時鍾是必須要輸出的，接下來的問題就是如何解決83.3 MHz時鍾引起的EMI問題。因為電路的結構方案已經確定，想要去掉敏感源，難度太大，因此重點要從尋找幹擾耦合路徑入手。
 
在通信產品中，通常輻射的根源在其數字電路部分，而數字電路的輻射按其方式可分為差模輻射和共模輻射：chamofusheshiyouyudianliuliuguodianluzhongdedaoxianhuanluzaochengde
，zhexiehuanluxiangdangyuzhengzaigongzuodexiaotianxian

，xiangkongjianfushecichang，chamofusheyuhuanludianliuhehuanmianjichengzhengbi，yudianliupinlvdepingfangchengzhengbi；共模輻射是由於電路中存在不希望的電壓造成的，此電壓降使係統中某些部分處於高電位的共模電壓下，PCB板上的信號線在共模電壓的作用下被激勵，形成輻射電場的天線輻射與頻率

、天線長度及流經天線的共模電流的幅度成正比。
　　
解決方法
了解了輻射發射的機理後
，可采取以下措施進行解決：
a.關斷幹擾源
在單板的表層有一測試孔，就是圖2中的SDRAM_CLK3信號
，頻率為83.3 MHz，作(zuo)為(wei)調(tiao)試(shi)中(zhong)測(ce)量(liang)時(shi)鍾(zhong)信(xin)號(hao)所(suo)用(yong)。因(yin)為(wei)該(gai)信(xin)號(hao)屬(shu)於(yu)無(wu)負(fu)載(zai)形(xing)式(shi)，而(er)且(qie)頻(pin)率(lv)比(bi)較(jiao)高(gao)，在(zai)物(wu)理(li)上(shang)可(ke)以(yi)等(deng)效(xiao)於(yu)一(yi)個(ge)天(tian)線(xian)，向(xiang)空(kong)間(jian)輻(fu)射(she)高(gao)頻(pin)電(dian)磁(ci)波(bo)，該(gai)電(dian)磁(ci)波(bo)包(bao)含(han)了(le)83.3 MHz的高次諧波。

筆者修改8240控製寄存器，將SDRAM_CLK3信號屏蔽，不對外輸出83.3 MHz時鍾，再次進行EMI測試
，結果577.5 MHz在垂直和水平方向上均沒有超標，412.5 MHz在垂直方向有3.85 dB的裕量，在水平方向有0.25 dB的裕量。這說明該測試點的輻射效應還是很強烈的

，關閉該測試點也是有效的。 (2)減小地噪聲。

上(shang)述(shu)測(ce)試(shi)結(jie)果(guo)的(de)前(qian)提(ti)條(tiao)件(jian)是(shi)基(ji)帶(dai)中(zhong)頻(pin)板(ban)沒(mei)有(you)加(jia)電(dian)運(yun)行(xing)。實(shi)際(ji)應(ying)用(yong)時(shi)，中(zhong)頻(pin)板(ban)也(ye)應(ying)處(chu)於(yu)工(gong)作(zuo)狀(zhuang)態(tai)。在(zai)恢(hui)複(fu)給(gei)中(zhong)頻(pin)板(ban)的(de)供(gong)電(dian)後(hou)，測(ce)試(shi)結(jie)果(guo)立(li)刻(ke)變(bian)化(hua)：412.5 MHz點在水平方向超標4.21 dB，在垂直方向超標4.51 dB
；而577.5 MHz在水平方向超標5 dB，垂直方向無超標。

對中頻板單獨進行測試，未發現以上2處超標頻點。利用直流穩壓源對單板測試，在這2dianrengrancunzaiganrao，paichuledianyuandantiyinfaganraodekeneng。zheyixianxiangbiaoming
，suizhezhongpinbandegongzuo，dianyuandegongzuodianliuzengda，dizaoshengyinqidegongmoganraozengqiang
，83.3 MHz的諧波通過地噪聲增大了輻射強度。

筆者用高速示波器測量出網絡接口板的工作地噪聲(Vp-p)為96 mV，中頻板工作後，噪聲增至130 mV以上。此測量方法可能存在偏差，但總體的趨勢是2塊單板同時工作後，的確增加了地線噪聲，對EMI有一定的影響，隻不過影響是有限的。

在PCB布線時，筆者已經考慮到了高速信號線的EMI問題
，因此一些關鍵信號線、高速時鍾線均在PCB內層布線，夾在電源層和地層之間，應該說屏蔽措施是比較可靠的。進一步還可以考慮在83.3 MHz時鍾線兩側采取"包地"的方法，用兩根平行的地線將該時鍾線包裹起來，可以在一定程度上減小EMI發射。
 
b.減小高頻電流幅度
在高速電路中，PCB線和集成電路的引腳上都不同程度地存在寄生電阻、寄(ji)生(sheng)電(dian)容(rong)和(he)寄(ji)生(sheng)電(dian)感(gan)，在(zai)不(bu)同(tong)的(de)頻(pin)率(lv)下(xia)呈(cheng)現(xian)不(bu)同(tong)的(de)阻(zu)抗(kang)特(te)性(xing)，從(cong)信(xin)號(hao)完(wan)整(zheng)性(xing)的(de)角(jiao)度(du)來(lai)看(kan)，串(chuan)聯(lian)阻(zu)抗(kang)匹(pi)配(pei)能(neng)夠(gou)有(you)效(xiao)抑(yi)製(zhi)信(xin)號(hao)反(fan)射(she)和(he)振(zhen)蕩(dang)

，而(er)這(zhe)兩(liang)者(zhe)恰(qia)恰(qia)是(shi)EMI的主要來源。
 
83.3 MHz的時鍾線是否因為線路阻抗匹配不當，在線路上引起信號反射而導致EMI超標呢？在單板的設計階段
，筆者使用Cadence公司的SI(信號完整性)仿真工具Signal Explore

，對關鍵信號的串聯匹配電阻進行了細致的仿真

，選擇51R匹配電阻，較好地抑製了時鍾信號的過衝和振蕩，從而最大程度地限製了EMI發射強度。選擇阻值更大的匹配電阻固然可以將信號過衝壓製得更低一些，同時EMI發射也將因此改善，但此舉會引起信號上升/下降沿變緩，嚴重時會導致係統時序出錯
，引發一係列SI問題。因此

，對匹配電阻的選擇要適可而止，須兼顧信號質量和時序的雙重需要。 

 
至zhi此ci，從cong電dian路lu設she計ji上shang暫zan時shi還hai沒mei有you更geng好hao的de改gai進jin辦ban法fa。在zai結jie構gou工gong程cheng師shi的de協xie助zhu下xia，將jiang終zhong端duan單dan元yuan使shi用yong的de注zhu塑su殼ke體ti內nei表biao麵mian噴pen塗tu導dao電dian漆qi
，對dui輻fu射she電dian磁ci波bo進jin行xing屏ping蔽bi，網wang絡luo接jie口kou板ban和he基ji帶dai中zhong頻pin板ban均jun加jia電dian運yun行xing，再zai次ci測ce試shi的de結jie果guo如ru圖tu3所示。從圖3可見，在30～1 000 MHz的頻段內，沒有超標頻點，筆者最關心的412.5 MHz在垂直方向有10.49 dB的裕量，577.5 MHz在垂直方向有6.9 dB的裕量。由此可見，在水平方向有2.1 dB的裕量，屏蔽的效果比預期的要好。根據經驗，噴塗導電漆前後的信號衰減一般在2～3 dB，而這次試驗的結果衰減了將近10 dB！
　　
結論
筆bi者zhe一yi直zhi負fu責ze通tong信xin產chan品pin的de電dian磁ci兼jian容rong性xing能neng的de測ce試shi並bing作zuo相xiang應ying的de解jie決jue方fang法fa的de研yan究jiu，曾zeng先xian後hou對dui終zhong端duan網wang絡luo接jie入ru單dan元yuan和he基ji站zhan接jie入ru單dan元yuan進jin行xing了le多duo項xiang電dian磁ci兼jian容rong測ce試shi。在zai所suo有you的de測ce試shi項xiang目mu中zhong，最zui難nan通tong過guo
、也最難解決的就是輻射發射指標超標的問題。
 
難點之一是尋找幹擾源。大多來自高速時鍾信號的高次諧波，尤其是奇次諧波：3、5、7
、9次，像本文提到的就是5次和7次諧波。與此同時，還要排除其他成分的幹擾可能，如筆者分別對中頻板和電源單體進行測試，逐一排除，最終將幹擾源定位在83.3 MHz時鍾源上。
 
nandianzhiershiganraoyuandingweihou，duiceyehennanxuanze。shouxiancongfushechanshengdejili
，xunzhaozuiyoukenengchanshengtianxianxiaoyingdexinhaoxian，xiangbenwenmiaoshudebiaocengceshikong。zuiyouxiaodefangfajiushiqieduanfushelujing
，shizhibunengchengweilianghaodefashetianxian。

信號線的阻抗匹配不當引發的信號反射和振蕩也是EMI的重要原因，最佳方法是在設計階段對信號進行嚴格細致的仿真，從信號完整性的角度首先解決之。
 
能夠從電路設計方麵最大限度地抑製EMI是最好的
，實在無能為力的情況下應該考慮從結構工藝方麵著手

，增加屏蔽措施

，本文提到的注塑殼體內層表麵噴塗導電漆對EMI的抑製效果是顯而易見的。