【導讀】由於SiC 材料具有更高的擊穿場強、更好的熱穩定性、更高的電子飽和速度及禁帶寬度，因此能夠大大提高功率器件的性能表現。相較於傳統的Si功率器件，SiC qijianjuyougengkuaidekaiguansudu，genghaodewendutexingshidexitongsunhaodafujiangdi，xiaolvtisheng，tijijianxiao
，congershixianbianhuanqidegaoxiaogaogonglvmiduhua。dangqiantanhuaguigonglvqijianzhuyaozaixinnengyuanqichedechezaichongdianji

、充電樁
、計算機電源、風電逆變器、光伏逆變器、大型服務器電源、空調變頻器等領域，根據Yole估計
，未來市場將有每年30% 左右的高速增長。為此，派恩傑推出1700V,1200V,650V各種電壓等級SiC MOSFET以(yi)應(ying)對(dui)市(shi)場(chang)需(xu)求(qiu)。在(zai)從(cong)矽(gui)器(qi)件(jian)到(dao)碳(tan)化(hua)矽(gui)器(qi)件(jian)使(shi)用(yong)轉(zhuan)變(bian)過(guo)程(cheng)中(zhong)
，客(ke)戶(hu)常(chang)常(chang)會(hui)遇(yu)到(dao)一(yi)些(xie)疑(yi)問(wen)或(huo)者(zhe)使(shi)用(yong)問(wen)題(ti)，為(wei)此(ci)，派(pai)恩(en)傑(jie)針(zhen)對(dui)客(ke)戶(hu)的(de)問(wen)題(ti)進(jin)行(xing)歸(gui)納(na)總(zong)結(jie)並(bing)分(fen)享(xiang)一(yi)些(xie)解(jie)決(jue)辦(ban)法(fa)。

圖1  SiC功率器件市場預測

SiC 器件目前的性價比怎麼樣？

SiC器件本身要比Si器件貴，但使用了SiC器件後係統損耗大幅減小而耐高溫能力提高，器件導熱率更高
，因此可以減小散熱體積和成本；通過提高頻率可以減小磁性器件的體積從而降低成本；由於功率密度的提高係統機械成本也可減少。總之，采用SiC器件後係統綜合成本減小，且隨著SiC器件需求和產能不斷提升，SiC器件本身價格也在不斷下降。

圖2 SiC方案與Si方案係統成本對比

如何選擇合適的SiCMOSFE驅動IC ？

1

、由於SiCMOSFET的dv/dt通常可達30V/ns~80V/ns,因此派恩傑推薦驅動IC的抗幹擾性CMTI>=100V/ns，此外為了防止dv/dt通過極間電容耦合到原邊產生共模電流，因此要求驅動IC極間電容最好小於2pF

2、SiC MOSFET的開關頻率通常很高，因此死區時間要求更短，為此驅動IC的傳輸匹配延時要盡量小，派恩傑推薦小於50ns

3、驅動電流的大小與開關器件工作速度密切相關，為適應高頻應用快速開通關斷的需求,派恩傑的SiCMOSFET推薦驅動IC峰值電流不小於4A

4、為了防止發生誤開通，通常推薦采用帶有源米勒鉗位功能的驅動IC

如何解決SiC MOSFET的橋臂串擾問題？

所謂橋臂串擾是指由於SiC器件速度很快
，高速變化的dv/dt通過米勒電容CGD耦合到門極產生誤動作。

解決橋臂串擾的方法包括三個方麵：

1、器件方麵：提高門極閾值電壓
，減小CGD/CGS 比值

；

2、驅動電路方麵：減小門極驅動電阻Rg 或者門極寄生電感Lg;增加外部柵源電容CGS；采用有源米勒鉗位；

3、驅動電壓方麵：派恩傑SiC MOSFET 通常推薦-3V/-4V的負壓關斷以減小誤開通風險 。

總而言之，增加外部電容CGS會降低器件速度，減小Rg增加器件應力，通常不輕易使用。因此為了充分利用SiC MOSFET的高速性能同時防止誤開通
，派恩傑通常推薦在優化器件本身抗幹擾能力的情況下，采用負壓關斷並配合有源米勒鉗位使用。

圖3  橋臂串擾

SiC MOSFET 閾值電壓Vth比較低，是否意味著誤開通風險更大？

誤開通是由高速變化的dv/dt通過米勒電容CGD耦合到門極產生門極電壓變化導致關斷時Vgs超過閾值電壓導致誤開通，因此誤開通不僅和閾值電壓Vth有關，還與dv/dt產生的電壓變化有關。以Vee=-3V關斷為例，門極電壓閾值裕度為ΔVgs_th=Vth-Vee, 當dv/dt趨於無窮大時
，dv/dt產生的門極電壓變化為：ΔVgs=Vbus*CGD/(CGD+CGS). 可知，當門極電壓閾值裕度ΔVgs_th越大於dv/dt造成的門極電壓變化ΔVgs，器件Vgs安全裕度越大，誤開通風險越小。如圖4所示為派恩傑產品和各家競品1200V,80mΩ產品裕度對比
，Vbus=800V，可知雖然派恩傑產品閾值電壓略低
，但由於優化了器件寄生電容比值
，dv/dt造成的門極電壓變化非常小，因此Vgs安全裕度反而最大，R家，S家雖然閾值最高，但反而沒有安全裕度。因此，評價器件本身誤開通風險要綜合考量閾值電壓和dv/dt產生的門極電壓變化。

圖4  SiC MOSFET器件本身誤開通風險裕量對比

關於SiCMOSFET驅動電壓的選擇

1
、SiC MOSFT產品可否兼容Si的門極驅動電壓
，正壓如何選擇
，+12V,+15V驅動可不可以？

目前市麵上的SiC MOSFET 推薦驅動正壓主要有+20V,+18V,+15V三種規格，考慮到工業界希望SiCMOSFT的驅動電壓能與15V Si IGBT 兼容，因此派恩傑的SiCMOSFET 驅動正壓為+15V。如圖5所示為Vgs與Rds(on)的關係，可知門極電壓越高，Rds(on)越小

，因此對於推薦電壓為+20V,+18V工作的SiC器件,如果在+15V下工作Rds(on)會比標稱值大,而派恩傑推薦電壓為+15V的SiC器件故Rds(on)與標稱值相同，但如果工作在+12VRds(on)也會比標稱值大，故一般不推薦+12V工作，但是對於電流極小的器件比如派恩傑1700V1Ω/3Ω的SiC MOSFET 做高壓輔助電源應用，為了兼容目前市麵上的SiMOSFET控製IC,在客戶接受Rds(on)稍高的情況下是允許的。

圖5  Vgs 與Rds(on)的關係

2
、是否需要負壓關斷,0V關斷可不可以，負壓如何產生？

派恩傑除了電流極小的器件1700V 1Ω/3Ω的SiCMOSFET
，dv/dt非常小，允許0V關斷，其他型號都不允許0V關斷。由於SiC MOSFET的閾值電壓較低
，dv/dt非常大
，為了防止誤開通，派恩傑通常推薦采用-3/-4V關斷，這樣有5.2V/6.2V的閾值裕度，比SiMOSFET閾值還高點，抗幹擾能力強。此外
，負壓的產生也比較簡單，如圖6給出了兩種如何利用單極性電源+18V產生+15V/-3V的方法
，可知僅需要TVS管和電容就可以實現負壓關斷。   

圖6  單電源產生負壓的方法

如何減小SiCMOSFET應用中的門極震蕩問題
？

由於SiC MOSFET的(de)開(kai)關(guan)速(su)度(du)很(hen)快(kuai)，因(yin)此(ci)很(hen)容(rong)易(yi)產(chan)生(sheng)門(men)極(ji)振(zhen)蕩(dang)問(wen)題(ti)。為(wei)了(le)減(jian)小(xiao)門(men)極(ji)振(zhen)蕩(dang)可(ke)以(yi)通(tong)過(guo)加(jia)大(da)驅(qu)動(dong)電(dian)阻(zu)來(lai)阻(zu)尼(ni)振(zhen)蕩(dang)但(dan)是(shi)開(kai)關(guan)損(sun)耗(hao)會(hui)增(zeng)大(da)故(gu)不(bu)推(tui)薦(jian)輕(qing)易(yi)使(shi)用(yong)。派(pai)恩(en)傑(jie)推(tui)薦(jian)通(tong)過(guo)優(you)化(hua)驅(qu)動(dong)回(hui)路(lu)的(de)Layout以減小寄生電感來減小振蕩，一方麵可以將驅動側電源電容，驅動電阻和驅動IC盡可能的靠近SiCMOSFET以減小回路長度，另一方麵可以在驅動線路PCB下層鋪地覆蓋驅動線路進一步減小寄生電感。

如何減小SiCMOSFET的電壓尖峰
？

如圖7所示，電壓尖峰主要是由於關斷時過大的di/dt在回路寄生電感上產生壓降(Lp1+Lp2)di/dt造成。因此如果增大門極驅動電阻Rg , di/dt減小，電壓尖峰會減小,但是開關損耗會增加。因此
，通常不輕易增大Rg,而(er)是(shi)通(tong)過(guo)優(you)化(hua)回(hui)路(lu)寄(ji)生(sheng)電(dian)感(gan)來(lai)實(shi)現(xian)。如(ru)圖(tu)所(suo)示(shi)，由(you)於(yu)母(mu)線(xian)電(dian)容(rong)寄(ji)生(sheng)電(dian)感(gan)較(jiao)大(da)回(hui)路(lu)較(jiao)長(chang)，因(yin)此(ci)通(tong)常(chang)需(xu)要(yao)在(zai)盡(jin)量(liang)靠(kao)近(jin)器(qi)件(jian)的(de)地(di)方(fang)插(cha)入(ru)寄(ji)生(sheng)電(dian)感(gan)小(xiao)的(de)MLCC/Cer緩衝電容
，這樣高頻電流會流向低阻抗回路
，產生電壓尖峰會變成Lp1*di/dt，從而使得電壓尖峰減小。此外，需要利用PCB多層布線和磁場相消的原理，優化Layout減小寄生電感。

圖7抑製電壓尖峰

SiC MOSFET TO247-4比TO247-3的優勢是什麼，損耗可以減小多少

？

如圖8左圖所示
，由於TO247-3封裝內部的公共Source電感Ls的存在
，會將功率回路高速變化di/dt通過Ls耦合到驅動回路。一方麵會使得門極回路振蕩更嚴重
，另一方麵由於Ls*di/dt電壓的反向作用，會減緩SiCMOSFET開通和關斷的速度
，從而增加了開關損耗。而TO247-4因為有單獨的一根Source引線用於驅動
，從而旁路了內部公共Source電感作用，避免了內部公共Source電感對開關過程的影響

，從而達到減小開關損耗的目的。如圖8右圖所示為派恩傑1200V,80mΩTO247-3 和TO247-4封裝開關損耗對比結果，可知在40A時
，TO247-4的總開關損耗相比TO247-3可以減小51%，性能可以大幅度提升。

圖8TO247-3 vs TO247-4 對比圖

SiC MOSFET並聯中需要注意哪些事項？

為了防止器件並聯不均流，主要可以從以下三個方麵考慮：

(1)靜態不均流需要保證SiC MOSFET本身的參數一致性來實現，需要仔細挑選參數一致的MOSFET來做直接並聯。

(2) 為了使得寄生參數一致性較好，需要保證每個SiCMOSFET的驅動回路和主功率回路盡量對稱
，要求驅動芯片輸出到每個SiCMOSFET的柵極距離一樣。

(3) 動態不均流會以環流的形式呈現
，因此為了減小不均流，需要減小環路電流
，即增大環流回路阻抗。如圖9所示，為了減小驅動回路造成的環流路徑I，需要為每個MOSFET配置單獨的電阻Rg1,Rg2, Rs1, Rs2，通常1歐姆左右，以增加回路阻抗，增強動態均流。功率環流路徑II通常通過Layout對稱保證，必要的情況也可以在回路加入反耦合電感以增加環流回路阻抗。

圖9TO247-4 SiC MOSFET並聯

來源：三代半煉金術師，作者：王華

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息

，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

淺談5G小基站中時鍾及無源射頻器件的應用

基本半導體第三代碳化矽肖特基二極管性能詳解

針對SiC串擾抑製方法的測試報告

焦耳偷竊電路 

開關電源設計中的頻率選擇（下）