本文描述簡單的RC網絡如何降低可調節輸出低壓差穩壓器的輸出噪聲。本文通過實驗數據來演示這一簡單方法的有效性。雖然RC網絡的主要目的是降噪
，但它也能改善電源抑製和負載瞬態響應。

 

圖 1 顯示典型可調節輸出LDO的簡化框圖。輸出電壓VOUT等於基準電壓與誤差放大器直流閉環增益的乘積：VOUT = VR × (1 + R1/R2)，其中(1 + R1/R2)是誤差放大器的直流閉環增益。

 

誤差放大器噪聲VN和基準電壓噪聲VRN放大相同的倍數，使輸出噪聲與設定的輸出電壓成比例增加。這使得輸出電壓上的噪聲比參考電壓高但小於 2 倍

，輸出噪聲適度增加但在敏感應用 中哪怕這種適度增加都有可能無法接受。

 

圖 1. 顯示內部噪聲源的可調節 LDO 簡化框圖

 

LDO 噪聲

 

LDO的主要噪聲源是內部基準電壓和誤差放大器。當今的器件工作時內部偏置電流為幾百nA或更低

，可實現高達 15 µA的靜態電流。這些小電流需要使用高達 1 GΩ的偏置電阻，使得誤差放大器和基準電壓電路相比分立式部署更為噪雜。典型LDO采用電阻分壓器設置輸出電壓
，因此噪聲增益等於交流閉環增益，其結果與直流閉環增益相同。

 

降低 LDO 噪聲

 

兩種降低LDO噪聲的主要方法是過濾基準電壓，以及降低誤差放大器的噪聲增益。某些LDO可采用外部電容過濾基準電壓。事實上，許多所謂的超低噪聲LDOdouxuyaoshiyongwaibujiangzaodianronglaishixianqidizaoshengxingneng。zhexiangjishudequedianshiwuchafangdaqizaoshengherenhecanliudejizhundianyazaoshengyiranhuitongguojiaoliubihuanzengyifangda。zheshidezaoshengyushuchudianyachengzhengbi。

 

降低誤差放大器的噪聲增益可使LDO的輸出噪聲不隨輸出電壓上升而大幅增加。不幸的是，這對於固定輸出LDO而言是不可行的，因為反饋節點不易獲得。然而幸運的是，該節點在可調節輸出LDO中容易獲得。

 

圖 2 顯示的是一個可調節輸出LDO，其中R1 和R2 設置輸出電壓。由R3 和C1 構成的網絡可降低誤差放大器的交流增益。為確保具有低相位裕量（或者非單位增益穩定）LDO的穩定性，選擇R3 將放大器的高頻增益設為 1.1 左右。如需降低 1/f區的噪聲，則需選擇C1 將低頻零點設為 10 Hz以下。

 

圖 2. 降低可調節輸出 LDO 噪聲增益的簡單 RC 網絡

 

圖 3 將交流閉環增益（其降噪網絡經過適當設計）與開環增益 以及未經過修改的閉環增益進行比較。采用降噪網絡後，在大 部分帶寬中交流增益接近單位增益，因此基準電壓噪聲和誤差 放大器噪聲放大的程度較低。

 

圖 3. LDO 環路增益與頻率的關係（帶降噪網絡）

 

圖 4 顯示降噪網絡對ADP125 LDO噪聲譜密度的影響。該曲線比較了使用和不使用降噪網絡時


，4 V電壓下的噪聲譜密度

，以及單位增益下的噪聲譜密度。

 

可看到在 20 Hz至 2 kHz範圍內，噪聲性能得到了極大的改善。在R1 和C1 組成的零點之上
，采用降噪網絡的噪聲特性與單位 增益時基本相同。噪聲譜密度曲線在 20 kHz以上融合，這是因為誤差放大器的閉環增益與開環增益相交，無法進一步降低噪聲增益。

 

圖 4. 可調節輸出 LDO ADP125 的噪聲譜密度

 

電源抑製

 

此頻率範圍內的電源抑製比(PSRR)同樣得到了改善。PSRR衡量電路抑製電源輸入端出現的外來信號(噪聲和紋波)
，使這些 幹擾信號不至於破壞電路輸出的能力。PSRR定義為：PSRR = VEIN/VEOUT。這還可以用dB表示：PSR = 20 × log(VEIN/VEOUT)， 其中VEIN 和VEOUT為出現在輸入端和輸出端的外來信號。

 

對於大部分模擬電路
，PSR用於為電路內部供電的引腳。然而
，對於LDO
，輸入引腳不僅為內部電路供電


，還為穩壓輸出提供負載電流。

 

改善 PSR

 

使用降噪網絡降低可調節輸出LDO輸出噪聲還有另一個優勢，即還能改善低頻PSR。圖 2 中的R1
、R3 和C1 形成超前-滯後網絡
，其零點大致在 1/(R1 × C1)處，極點大致在 1/(R3 × C1)處。超前-滯後網絡為補償環路提供正饋功能
，因此能改善PSR。對於低於閉環增益和開環增益融合的頻率而言
，若改善的量以dB表示，則數值約為 20 × log(1 + R1/R3)。

 

圖 5 顯示降噪網絡對可調節輸出LDO ADP7102 所產生的影響。若輸出為 9 V，則R1 = 64 kΩ、R2 = 10 kΩ
、R3 = 1 kΩ、C1 = 1 μF。R1 和C1 在大約 2.5 Hz時建立的零點證明 10 Hz以上PSRR得到了改善。在 100 Hz至 1 kHz範圍內，總PSRR增加約 17 dB。改善情況直到約 20 kHz處才有所下降；在該處，開環增益和閉環增益融合。

 

圖 5. 使用和不使用降噪網絡的可調節輸出

LDO ADP7102/ADP7104 的 PSRR

 

瞬態負載改善

 

降噪網絡還能改善LDO的瞬態負載響應。同樣，R1
、R3 和C1執行補償環路的前饋功能。負載瞬態的高頻分量——由未經衰減的誤差放大器檢測——允許誤差放大器快速響應負載瞬態。圖 6 顯示使用與不使用降噪網絡時的ADP125 負載瞬態響應情況。使用降噪網絡後，LDO能在 50 μs內響應負載瞬態，而不使用降噪網絡時為 500 μs。

 

(a) 不使用降噪網絡

 

(b) 使用降噪網絡

圖 6. 可調節輸出 LDO ADP125 的瞬態負載響應

 

對啟動時間的影響

 

降噪網絡的一個缺點是它會極大地增加啟動時間。圖 7 顯示使用與不使用降噪網絡時的ADP125 啟動時間。正常啟動時間約為 600 μs。若C1 = 10 nF，則啟動時間增至 6 ms；若C1 = 1 μF，則增至 600 ms。對於電路完全上電後不再開關LDO的應用而言，啟動時間增加應該不是問題。

 

(a) 不使用降噪網絡

 

(b) 使用降噪網絡，C1 = 10 nF

 

(c) 使用降噪網絡，C1 = 1 µF

圖 7. 可調節輸出 LDO ADP125 的啟動時間

 

結論

 

通過添加一個簡單的RC降噪網絡，便可明顯改善可調節輸出LDO的噪聲、電源抑製和瞬態性能，為高速時鍾
、模數轉換器
、數模轉換器
、壓控振蕩器和鎖相環等噪聲敏感型應用帶來極大的優勢。

 

ADP125, ADP171, ADP1741, ADP1753, ADP1755, ADP7102, ADP7104, 和 ADP7105等LDO均具有這種通用架構
，並將極大 地受益於降噪網絡的使用。該技巧可用於與圖 2 所示相似的 LDO架構，在該架構中，基準電壓噪聲和誤差放大器噪聲均由 直流閉環增益放大，因此輸出噪聲與輸出電壓成比例關係。

 

較新的超低噪聲LDO——比如ADM7151不會得益於此降 噪網絡，因為該架構采用單位增益LDO誤差放大器，所以基準電壓等於輸出電壓。此外

，內部基準電壓濾波器極點低於 1 Hz，可極大地過濾基準電壓，並消除幾乎全部基準電壓噪聲影響。

 

 

推薦閱讀：