中心議題：

• 係統效率和功率密度的重要性
• 同步整流中的驅動損耗
• 飛兆半導體領先的RDS（ON）性能
• 同步整流中的電壓尖刺損耗

解決方案：

• 屏蔽柵極技術
• 提高同步整流應用的係統效率和功率密度的應用方案

隨(sui)著(zhe)功(gong)率(lv)電(dian)源(yuan)技(ji)術(shu)和(he)信(xin)息(xi)技(ji)術(shu)的(de)發(fa)展(zhan)，用(yong)戶(hu)對(dui)高(gao)效(xiao)率(lv)小(xiao)體(ti)積(ji)產(chan)品(pin)的(de)要(yao)求(qiu)越(yue)來(lai)越(yue)高(gao)，對(dui)電(dian)源(yuan)的(de)性(xing)能(neng)也(ye)相(xiang)應(ying)提(ti)出(chu)了(le)更(geng)為(wei)苛(ke)刻(ke)的(de)規(gui)範(fan)要(yao)求(qiu)
，電(dian)源(yuan)市(shi)場(chang)迎(ying)來(lai)巨(ju)大(da)的(de)商(shang)機(ji)
，同(tong)時(shi)也(ye)迎(ying)來(lai)了(le)巨(ju)大(da)的(de)挑(tiao)戰(zhan)。本(ben)次(ci)報(bao)告(gao)包(bao)括(kuo)以(yi)下(xia)幾(ji)項(xiang)內(nei)容(rong)：係xi統tong效xiao率lv和he功gong率lv密mi度du的de重zhong要yao性xing，行xing業ye發fa展zhan的de趨qu勢shi以yi及ji相xiang應ying的de解jie決jue方fang案an，電dian源yuan設she計ji中zhong麵mian臨lin的de挑tiao戰zhan
，需xu要yao更geng高gao係xi統tong效xiao率lv和he功gong率lv密mi度du的de一yi些xie典dian型xing應ying用yong，以yi及ji在zai選xuan用yong飛fei兆zhao半ban導dao體ti采cai用yong屏ping蔽bi技ji術shu的de中zhong等deng電dian壓yaPower Trench MOSFET後可實現更高係統效率和功率密度。

基(ji)於(yu)係(xi)統(tong)效(xiao)率(lv)和(he)功(gong)率(lv)密(mi)度(du)發(fa)展(zhan)趨(qu)勢(shi)示(shi)意(yi)圖(tu)，我(wo)們(men)可(ke)以(yi)清(qing)晰(xi)的(de)看(kan)出(chu)，在(zai)最(zui)近(jin)的(de)十(shi)年(nian)間(jian)係(xi)統(tong)的(de)效(xiao)率(lv)和(he)功(gong)率(lv)密(mi)度(du)有(you)了(le)巨(ju)大(da)的(de)提(ti)升(sheng)
，尤(you)其(qi)以(yi)服(fu)務(wu)器(qi)和(he)通(tong)信(xin)電(dian)源(yuan)為(wei)顯(xian)著(zhu)。這(zhe)一(yi)巨(ju)大(da)的(de)提(ti)升(sheng)是(shi)如(ru)何(he)實(shi)現(xian)的(de)呢(ne)？它(ta)主(zhu)要(yao)是(shi)通(tong)過(guo)嚐(chang)試(shi)新(xin)的(de)拓(tuo)撲(pu)結(jie)構(gou)，引(yin)進(jin)新(xin)技(ji)術(shu)高(gao)性(xing)能(neng)的(de)功(gong)率(lv)器(qi)件(jian)，同(tong)時(shi)通(tong)過(guo)良(liang)好(hao)的(de)係(xi)統(tong)設(she)計(ji)來(lai)保(bao)證(zheng)，以(yi)上(shang)幾(ji)點(dian)我(wo)們(men)會(hui)在(zai)接(jie)下(xia)來(lai)的(de)內(nei)容(rong)中(zhong)給(gei)出(chu)進(jin)一(yi)步(bu)的(de)討(tao)論(lun)。

係統效率和功率密度的重要性

為了說明係統效率和功率密度的重要性，我們以通信網絡能耗增長為例做簡要介紹。自2009年開始


，通信網絡每年的能耗百分比都以線性上升，到2016年這一數字將翻番，這彰顯了係統的效率和功率密度對於工業應用是多麼重要。

隨sui著zhe對dui電dian源yuan係xi統tong效xiao率lv和he功gong率lv密mi度du不bu斷duan提ti高gao的de行xing業ye發fa展zhan趨qu勢shi，各ge個ge國guo家jia和he地di區qu針zhen對dui自zi己ji的de具ju體ti情qing況kuang開kai發fa並bing頒ban布bu了le一yi係xi列lie新xin的de標biao準zhun以yi適shi應ying本ben國guo情qing況kuang
，例li如ru美mei國guo的de能neng源yuan之zhi星xing、歐盟的生態標準以及中國的CSC標準。電源行業針對這些新的要求

，通過提高係統效率，增加功率密度及降低能源成本的方式來達到新標準的要求。

針對於服務器應用和通信應用的高性能電源
，在設計過程中有以下三個指標尤為重要：一、如何提高係統的功率密度，二、如何提高係統輕載下的效率，三

、如何實現長係統壽命下的高可靠性。圖片所示是在原係統基礎上改用飛兆半導體中等電壓Power Trench MOSFET後在輕載25%狀態下效率有明顯的提高
，大約1%左右。

係統效率和功率密度發展趨勢示意圖

飛兆半導體應用解決方案

針對目前高性能電源設計中的難點，飛兆半導體的解決方案可以幫助客戶降低係統的RDS（ON），減少係統的傳導損耗，減少係統的開關噪(zao)聲(sheng)，以(yi)及(ji)減(jian)少(shao)係(xi)統(tong)的(de)熱(re)耗(hao)散(san)，從(cong)而(er)使(shi)得(de)單(dan)位(wei)麵(mian)積(ji)做(zuo)到(dao)最(zui)小(xiao)。除(chu)了(le)通(tong)信(xin)電(dian)源(yuan)以(yi)及(ji)服(fu)務(wu)器(qi)電(dian)源(yuan)之(zhi)外(wai)，需(xu)要(yao)更(geng)高(gao)效(xiao)率(lv)和(he)功(gong)率(lv)密(mi)度(du)的(de)應(ying)用(yong)還(hai)有(you)很(hen)多(duo)
，例(li)如(ru)ATX電源以及專事轉換器、VRM模塊、D類音頻放大器以及馬達驅動等。

這裏我們首先以AC-DC同步整流應用為例。在通訊電源的應用中它的主功率部分主要由功率校正電路、原邊的電源轉換電路
、副fu邊bian的de整zheng流liu電dian路lu組zu成cheng，我wo們men可ke以yi很hen清qing楚chu的de看kan到dao
，在zai圖tu中zhong有you非fei常chang多duo的de功gong率lv器qi件jian，係xi統tong的de效xiao率lv也ye就jiu由you這zhe些xie功gong率lv器qi件jian的de工gong作zuo效xiao率lv以yi及ji本ben身shen的de性xing能neng優you劣lie決jue定ding。

在服務器中隔離型或非隔離型DC-DC電路的應用，我們可以用方框圖來描述。在下方藍色圖中是一典型的服務器電源的組成架構，它由原邊
、副邊以及非隔離型的DC-DC電路組成。如通信電源一樣，在其中有非常多的功率器件來實現電流、dianyadezhuanhuandianlu
，shixitongdexiaolvgaodiyijigonglvmidukeyizuodehaohuaihegonglvqijiandexuanzeyouzhezhijiehemibukefendeguanxi。zaiyishangmiaoshudegonglvzhuanhuandianluzhong，xuanzefeizhaobandaoticaiyongpingbizhajijishudezhongdengdianyaPower Trench MOSFET之後，可以實現係統的更高效率和更高的功率密度。
[page]
屏蔽柵極技術

這裏我們對溝槽型功率MOS管的發展做一個簡單的回顧。左邊是傳統溝槽型MOSFET的典型結構
，與前期的平麵結構的MOS管相比

，它具有更低的RDS（ON）以及更好的開關特性。經過一段時間的發展，底部有厚氧化層的溝槽型MOS管替代了傳統的溝槽型MOS管，它可以減少外延層的寄生電阻，得到更低的RDS（ON）。在采用屏蔽柵極技術的Power Trench MOSFET技術之後，可以使功率MOS管具有更高的單元密度
，同時在采用電荷平衡技術之寄生電阻後，可以更加有效的減少Epi電阻，從而更大程度的減小了寄生電阻的阻值，以及提高了開通與關斷的特性。

在使用了飛兆半導體Power Trench結構功率MOS管之後效能是如何提高的呢？我們以一台1000W的通信電源為平台做一些產品的對照比較。在使用了飛兆半導體FDH055N15A之後，效能提升可以從最小0.2%到超過0.5%，也就是可以有最高5W的功率提升

，可以從圖中看出
，藍色線是使用了飛兆半導體的功率器件，紅色線是競爭對手的5.9mΩ的一顆150V的相同規格的MOS管的測試曲線。

與競爭對手的Power Trench 結構功率MOS管相比

，飛兆半導體屏蔽柵極技術的MOS管在同步整流的運用下有明顯的優勢。如圖中所示
，飛兆半導體的FDP036N10A與競爭對手最好的MOS管相比，在Qg值上仍然比競爭對手低10%以上。我們可以讀出它的數據
，飛兆半導體的FDP036N10A的Qg值是58.7
，而競爭對手最好的MOS管也要達到76.2。

係統輕負載效率比較

AC-DC同步整流應用

同步整流中的驅動損耗

從左邊測試曲線可以看出，在導通期間內電流從源極到漏極流過MOSFET溝道，並在死區時間流過體二極管，由於在開關瞬變期沒有電壓穿過同步開關
，所以這裏不會發生“密勒效應”，在柵-源電壓上沒有過渡平台。再看右邊的曲線圖，紅色線為沒有了“密勒效應”的驅動波形
，可以看到它的時間相對傳統MOS管的時間有著明顯的縮短。

在針對隔離型和非隔離型DC-DC應用中如何提高效能，我們基於一款1/16磚的平台上做了一係列的比較試驗。在采用了飛兆半導體FDMS86252與主要競爭對手產品比較，效率提升範圍最小為0.4%
，最大為超過1%，也就是有0.32W的功率提升，從圖中可以看出，上麵的曲線為采用了飛兆半導體FDMS86252的測試曲線。

眾所周知低的RDS（ON）可以提高係統效能以及功率密度，這裏我們針對芯片級對RDS（ON）的貢獻做出分析。在比較每一串聯電阻對低電壓部分和高電壓部分的貢獻率時
，可以看到，當Vg=10V、單位電流密度為200A/cm2時，外延層的電阻占的比例至關重要。在30V的VDS時
，外延層的電阻隻占29%，但當VDS上升到100V時，外延層的電阻將占到整個RDS（ON）的78%。所以現今在高壓MOSFET上所做的大部分開發工作，都正在轉向如何減少漂移區的EPI電阻。

現今如要滿足行業的標準
，就必須要提高設計的效率以及增加功率密度。飛兆半導體的屏蔽柵極功率MOSFET中
，在5X6mm尺寸內最低RDS（ON）最大值可以做到2.5mΩ
，典型值為60V的擊穿電壓。如右圖所示，屏蔽柵極功率MOS管的擊穿參數除傳統的參數Cds、Cgs和Cgd之外，這裏增加了CG屏蔽層以及CD屏蔽層，CG屏蔽層以及CD屏蔽層的電容作用會在後邊給出解釋。
[page]
飛兆半導體領先的RDS（ON）性能

基於飛兆半導體屏蔽柵極技術所提供的RDS（ON）性能
，從圖中可以讀出，飛兆半導體屏蔽柵極技術功率MOS管測試點都在競爭對手的下邊，也就是說在相同的測試條件下
，飛兆半導體屏蔽柵極技術可以提供更低的RDS（ON）性能。

在選用飛兆半導體屏蔽柵極功率MOS管後，功率密度又是怎麼增加的呢
？我們基於AC-DC同步整流應用做一簡單介紹。在選用飛兆半導體屏蔽柵極功率MOS管後，可以有效減少電壓尖峰，其結果是可以使設計者選用更低額定電壓的MOSFET，同時大多數應用都無需外部緩衝器。在相同測試條件下，使用飛兆半導體屏蔽柵極功率MOS管後電壓尖峰可以比對手的小10%以上。

隔離型或非隔離型DC-DC的應用

同步整流中的電壓尖刺損耗

在同步整流中，與器件相關的主要參數是MOS管的體二極管的柔和程度，針對於飛兆半導體屏蔽柵極功率MOS管而言，這一特性會比競爭對手更好
，也就是我們定義體二級管恢複時間的TB/TA為軟恢複特性，當這特性較軟時，意味著同步整流中的電壓尖刺可以被有效降低，其結果是可以省去緩衝器電路，或者用較低額定電壓MOS管替換較高額定電壓的MOS管。

屏蔽柵極技術的優勢

可(ke)以(yi)帶(dai)來(lai)優(you)良(liang)的(de)體(ti)二(er)極(ji)管(guan)性(xing)能(neng)，而(er)優(you)良(liang)的(de)體(ti)二(er)極(ji)管(guan)性(xing)能(neng)又(you)可(ke)以(yi)帶(dai)來(lai)軟(ruan)反(fan)向(xiang)恢(hui)複(fu)特(te)殊(shu)和(he)低(di)電(dian)壓(ya)尖(jian)刺(ci)，下(xia)三(san)圖(tu)是(shi)實(shi)測(ce)結(jie)果(guo)。左(zuo)麵(mian)是(shi)使(shi)用(yong)了(le)飛(fei)兆(zhao)半(ban)導(dao)體(ti)屏(ping)蔽(bi)柵(zha)極(ji)技(ji)術(shu)的(de)體(ti)二(er)極(ji)管(guan)反(fan)向(xiang)恢(hui)複(fu)特(te)性(xing)，最(zui)高(gao)毛(mao)刺(ci)電(dian)壓(ya)僅(jin)有(you)56.8V，中間圖是和競爭對手最好的MOS管相比，它的方向尖峰電壓仍然到63.32V。

對於隔離型或非隔離型DC-DC的應用中，在考慮到線路板空間更小
，又需要增加功率密度時

，我們推薦Power56的封裝形式
，而非D2PAK或其他封裝模式。在使用了飛兆半導體屏蔽柵極功率MOS管後

，可以減少開關節點的振鈴現象，同時由於屏蔽柵極功率MOS管固有的電子和電容，可以實現內置的漏極到源極的緩衝電路，從而在大多數應用都無需外部緩衝電路。

與傳統的Power Trench 功率MOS管相比

，屏蔽柵極技術有著獨特的優勢。屏蔽柵極技術MOS管可以減少QGD
，減少QGD帶dai來lai的de結jie果guo是shi可ke以yi擁yong有you非fei常chang優you良liang的de開kai關guan特te性xing及ji較jiao低di的de振zhen鈴ling現xian象xiang
，較jiao低di的de振zhen鈴ling現xian象xiang又you可ke以yi使shi多duo數shu情qing況kuang下xia無wu需xu外wai接jie緩huan衝chong電dian路lu。通tong過guo比bi較jiao我wo們men可ke以yi看kan到dao，采cai用yong飛fei兆zhao半ban導dao體ti屏ping蔽bi柵zha極ji功gong率lvMOS管後產生的振鈴不到競爭對手的一半。

現在對電源係統的高能耗成本做係統分析。以服務器機架電源成本為例，預計2011年服務器數量將達到870萬台，每台服務器的額定電源為4X2KW/h，即8KW/h
，而每個機架有8台服務器
，就是有大約100萬個服務器機架
，乘以8KW/h後得到額定功率為800萬KW/h，以每KW/h價格0.15美元計算，最後得到成本為120萬美元。對應如此高的能源成本，我們隻能通過提高電源效率、提高功率密度，來節約電源的高能耗成本。

現在看看係統選用飛兆半導體的高成本效益電源之後會有什麼變化。我們選用Power56技術封裝的屏蔽柵極MOS管FDMS86500L，它可以使整機效率提高約1%，即每個電源每小時節電20W，每個服務器機架每年節電800W，每個服務器機架每年可以節省105美元，考慮到全部服務器機架數量為100萬台
，這樣總體每年可以節省約11.4億美元。這裏我們可以看到，提高效率可以大幅節省成本，而提高功率密度又可以提供占位更小的解決方案，從而進一步節省成本。

總結

對(dui)於(yu)功(gong)率(lv)電(dian)源(yuan)領(ling)域(yu)的(de)發(fa)展(zhan)趨(qu)勢(shi)而(er)言(yan)，更(geng)高(gao)的(de)係(xi)統(tong)效(xiao)率(lv)以(yi)及(ji)更(geng)高(gao)的(de)功(gong)率(lv)密(mi)度(du)已(yi)經(jing)成(cheng)為(wei)各(ge)大(da)公(gong)司(si)及(ji)其(qi)設(she)計(ji)人(ren)員(yuan)所(suo)要(yao)達(da)到(dao)的(de)首(shou)要(yao)目(mu)標(biao)。根(gen)據(ju)這(zhe)一(yi)係(xi)列(lie)的(de)高(gao)要(yao)求(qiu)，飛(fei)兆(zhao)半(ban)導(dao)體(ti)推(tui)出(chu)了(le)一(yi)係(xi)列(lie)的(de)高(gao)性(xing)能(neng)的(de)屏(ping)蔽(bi)柵(zha)極(ji)功(gong)率(lv)MOS管，可以很好的幫助設計人員解決效率以及功率密度的問題。飛兆半導體屏蔽柵極功率MOS管針對通信電源、服務器電源以及DC-DC同步整流電路，可以提高效率和功率密度
，對於飛兆半導體屏蔽柵極功率MOS管的特點而言，具有低的Qg
、軟的體二極管的恢複特性以及極低的RDS（ON），以上特性均可以對係統的效率以及功率密度產生相當的貢獻。