中心議題：

• PCB電路中的電源噪聲起因及分析
• PCB電路設計中的去耦電容應用

解決方案：

• PCB電路設計中去耦電容放置方案
• PCB電路電源回路設計方案

隨著PCB設計複雜度的逐步提高，對於信號完整性的分析除了反射，串擾以及EMIzhiwai，wendingkekaodedianyuangongyingyechengweishejizhemenzhongdianyanjiudefangxiangzhiyi。youqidangkaiguanqijianshumubuduanzengjia


，hexindianyabuduanjianxiaodeshihou，dianyuandebodongwangwanghuigeixitongdailaizhimingdeyingxiang，yushirenmentichulexindemingci：電源完整性
，簡稱PI(powerintegrity)。當今國際市場上，IC設計比較發達，但電源完整性設計還是一個薄弱的環節。因此本文提出了PCB板中電源完整性問題的產生
，分析了影響電源完整性的因素並提出了解決PCB板中電源完整性問題的優化方法與經驗設計，具有較強的理論分析與實際工程應用價值。

電源噪聲的起因及分析

圖1(a)中的電路圖為一個三輸入與非門的結構圖，因為與非門屬於數字器件，它是通過“1”和“0”電平的切換來工作的。隨著ICjishudebuduantigao，shuziqijiandeqiehuansuduyeyuelaiyuekuai，zhejiuyinjinlegengduodegaopinfenliang，tongshihuiluzhongdedianganzaigaopinxiajiuhenrongyiyinqidianyuanbodong。ruzaitu1(a)中zhong，當dang與yu非fei門men輸shu入ru全quan為wei高gao電dian平ping時shi，電dian路lu中zhong的de三san極ji管guan導dao通tong
，電dian路lu瞬shun間jian短duan路lu，電dian源yuan向xiang電dian容rong充chong電dian
，同tong時shi流liu入ru地di線xian。此ci時shi由you於yu電dian源yuan線xian和he地di線xian上shang存cun在zai寄ji生sheng電dian感gan，由you公gong式shiV=LdI/dt可知，這將在電源線和地線上產生電壓波動，如圖1(b)中所示的電平上升沿所引入的ΔI噪聲。當與非門輸入為低電平時，此時電容放電

，將在地線上產生較大的ΔI噪聲；erdianyuancishizhiyoudianludeshunjianduanlusuoyinqidedianliutubian，youyubucunzaixiangdianrongchongdianershidianliutubianxiangduiyushangshengyanlaishuoyaoxiao。congduiyufeimendedianlujinxingfenxikeyizhidao，zaochengdianyuanbuwendingdegenyuanzhuyaozaiyulianggefangmian：一是器件高速開關狀態下，瞬態的交變電流過大；二是電流回路上存在的電感。所謂地電源完整性問題是指在高速PCBzhong，dangdaliangdexinpiantongshikaiqihuoguanbishi
，zaidianluzhongjiuhuichanshengjiaodadeshuntaidianliu，tongshiyouyudianyuanxianhedixianshangdiangandianzudecunzai，jiuhuizailiangzhezhishangchanshengdianyabodong。lejiedaodianyuanwanzhengxingwentidebenzhi，yaojiejuedianyuanwanzhengxingwenti，duiyugaosuqijianlaishuo，tongguojiaquoudianronglaiqudiaotadegaopinzaoshengfenliang

，zheyangjiujianshaoxinhaodeshunbianshijian
；對於回路中所存在的電感來說，則要從電源的分層設計來考慮。


去耦電容的應用

在高速PCB設(she)計(ji)中(zhong)
，去(qu)耦(ou)電(dian)容(rong)起(qi)著(zhe)重(zhong)要(yao)的(de)作(zuo)用(yong)，它(ta)的(de)放(fang)置(zhi)位(wei)置(zhi)也(ye)很(hen)重(zhong)要(yao)。這(zhe)是(shi)因(yin)為(wei)在(zai)電(dian)源(yuan)向(xiang)負(fu)載(zai)短(duan)時(shi)間(jian)供(gong)電(dian)中(zhong)
，電(dian)容(rong)中(zhong)的(de)存(cun)儲(chu)電(dian)荷(he)可(ke)防(fang)止(zhi)電(dian)壓(ya)下(xia)降(jiang)

，如(ru)電(dian)容(rong)放(fang)置(zhi)位(wei)置(zhi)不(bu)恰(qia)當(dang)可(ke)使(shi)線(xian)阻(zu)抗(kang)過(guo)大(da)
，影(ying)響(xiang)供(gong)電(dian)。同(tong)時(shi)電(dian)容(rong)在(zai)器(qi)件(jian)的(de)高(gao)速(su)切(qie)換(huan)時(shi)可(ke)濾(lv)除(chu)高(gao)頻(pin)噪(zao)聲(sheng)。我(wo)們(men)在(zai)高(gao)速(su)PCB設計中，一般在電源的輸出端和芯片的電源輸入端各加一個去耦電容，其中靠近電源端的電容值一般較大（如10μF），這是因為PCB中一般用的是直流電源，為了濾除電源噪聲電容的諧振頻率可以相對較低
；同時大電容可以確保電源輸出的穩定性。對於芯片接電源的引腳處所加的去耦電容來說
，其電容值一般較小（如0.1μF）

，這是因為在高速芯片中，噪聲頻率一般都比較高
，這就要求所加去耦電容的諧振頻率要高，即去耦電容的容值要小。

對(dui)於(yu)去(qu)耦(ou)電(dian)容(rong)的(de)放(fang)置(zhi)，如(ru)果(guo)位(wei)置(zhi)不(bu)當(dang)的(de)話(hua)會(hui)增(zeng)大(da)線(xian)路(lu)阻(zu)抗(kang)，降(jiang)低(di)其(qi)諧(xie)振(zhen)頻(pin)率(lv)同(tong)時(shi)影(ying)響(xiang)供(gong)電(dian)。去(qu)耦(ou)電(dian)容(rong)和(he)芯(xin)片(pian)或(huo)電(dian)源(yuan)中(zhong)的(de)電(dian)感(gan)可(ke)以(yi)通(tong)過(guo)公(gong)式(shi)：求出
，在公式中
，l：電容與芯片間的線長
；r：線半徑；d：電源線與地之間的距離。

由此可以得出，要減少電感L，則必須減少I和d
，即減少去耦電容和芯片所形成的環路麵積，也就是要求電容與芯片盡可能靠近芯片器件。

電源回路的設計

要保證電源完整性，良好的電源分配網絡是必不可少的。首先對電源線和地線的設計
，要保證線寬加粗(如寬為40mil,而普通信號線為10mil)

，這樣才能盡可能地減少其阻抗值。隨著芯片的速度越來越高，根據5/5規則，越來越多地使用多層板，通過專用的電源層進行供電和專用的地層構成回路，這樣就減少了線路的電感。

圖3中所示的是一個四層板的信號回路圖，高頻信號將從地層返回，在地層理想的情況下(沒有分隔和過多的過孔)，高頻信號線將在地層上形成射頻的鏡像回路，返回電流將主要從高頻信號在地層上的鏡像路徑返回，而在PCB中，信號線與地層之間的距離非常小(大約是0.3mm)，這zhe樣yang就jiu形xing成cheng了le小xiao環huan路lu，不bu僅jin可ke以yi減jian少shao電dian源yuan完wan整zheng性xing的de問wen題ti，也ye能neng夠gou減jian少shao環huan路lu的de射she頻pin輻fu射she，避bi免mian引yin起qi其qi它ta的de電dian磁ci兼jian容rong性xing問wen題ti。但dan在zai當dang今jin高gao集ji成cheng度du的dePCB設she計ji中zhong，由you於yu芯xin片pian集ji成cheng度du過guo高gao，過guo孔kong過guo密mi，多duo電dian源yuan供gong電dian及ji數shu字zi器qi件jian及ji模mo擬ni器qi件jian共gong存cun所suo引yin起qi的de電dian源yuan層ceng和he地di層ceng的de分fen隔ge等deng因yin素su，要yao保bao證zheng電dian源yuan回hui路lu的de暢chang通tong無wu阻zu則ze是shi很hen難nan的de。

如圖4所示

，在數字器件和模擬器件共存的高速PCB中，為了防止數字器件所帶來的高頻噪聲對模擬器件造成影響，把數字地和模擬地進行分隔

，分立的數字地和模擬地用0歐(ou)電(dian)阻(zu)通(tong)過(guo)一(yi)點(dian)接(jie)地(di)，最(zui)後(hou)與(yu)電(dian)源(yuan)地(di)相(xiang)連(lian)形(xing)成(cheng)回(hui)路(lu)。這(zhe)樣(yang)就(jiu)把(ba)數(shu)模(mo)兩(liang)部(bu)分(fen)噪(zao)聲(sheng)進(jin)行(xing)了(le)隔(ge)離(li)，但(dan)同(tong)時(shi)也(ye)引(yin)進(jin)了(le)問(wen)題(ti)，由(you)於(yu)地(di)層(ceng)的(de)分(fen)隔(ge)破(po)壞(huai)了(le)地(di)層(ceng)的(de)連(lian)續(xu)性(xing)
，阻(zu)礙(ai)了(le)信(xin)號(hao)的(de)小(xiao)環(huan)路(lu)回(hui)路(lu)，這(zhe)就(jiu)使(shi)信(xin)號(hao)回(hui)路(lu)阻(zu)抗(kang)增(zeng)大(da)，增(zeng)加(jia)了(le)出(chu)現(xian)電(dian)源(yuan)完(wan)整(zheng)性(xing)問(wen)題(ti)的(de)可(ke)能(neng)，同(tong)時(shi)大(da)回(hui)路(lu)的(de)返(fan)回(hui)路(lu)徑(jing)也(ye)增(zeng)大(da)了(le)回(hui)路(lu)的(de)射(she)頻(pin)輻(fu)射(she)和(he)板(ban)間(jian)的(de)電(dian)磁(ci)兼(jian)容(rong)性(xing)。為(wei)了(le)避(bi)免(mian)以(yi)上(shang)的(de)問(wen)題(ti)，在(zai)數(shu)字(zi)器(qi)件(jian)和(he)模(mo)擬(ni)器(qi)件(jian)混(hun)合(he)布(bu)局(ju)中(zhong)，我(wo)們(men)提(ti)倡(chang)采(cai)用(yong)統(tong)一(yi)地(di)
，就(jiu)是(shi)將(jiang)數(shu)字(zi)器(qi)件(jian)和(he)模(mo)擬(ni)器(qi)件(jian)分(fen)區(qu)布(bu)局(ju)，而(er)地(di)則(ze)不(bu)進(jin)行(xing)分(fen)隔(ge)。合(he)理(li)地(di)對(dui)數(shu)模(mo)器(qi)件(jian)進(jin)行(xing)布(bu)局(ju)，通(tong)過(guo)基(ji)爾(er)霍(huo)夫(fu)定(ding)律(lv)我(wo)們(men)知(zhi)

，高(gao)頻(pin)下(xia)電(dian)路(lu)地(di)返(fan)回(hui)路(lu)徑(jing)將(jiang)沿(yan)著(zhe)最(zui)小(xiao)阻(zu)抗(kang)，即(ji)最(zui)小(xiao)的(de)環(huan)路(lu)麵(mian)積(ji)返(fan)回(hui)，數(shu)字(zi)器(qi)件(jian)和(he)模(mo)擬(ni)器(qi)件(jian)的(de)返(fan)回(hui)路(lu)徑(jing)也(ye)將(jiang)分(fen)別(bie)在(zai)數(shu)字(zi)器(qi)件(jian)和(he)模(mo)擬(ni)器(qi)件(jian)所(suo)對(dui)應(ying)的(de)鏡(jing)像(xiang)路(lu)徑(jing)返(fan)回(hui)
，它(ta)們(men)之(zhi)間(jian)不(bu)會(hui)引(yin)起(qi)幹(gan)擾(rao)。

對於高集成度的PCB設計中，由於信號線的走線可能比較複雜，形成的回路麵積可能比較大。如圖5，在zai四si層ceng板ban中zhong
，某mou信xin號hao源yuan的de信xin線xian在zai頂ding層ceng經jing過guo地di層ceng和he電dian源yuan層ceng後hou從cong地di層ceng傳chuan輸shu

，最zui後hou返fan回hui。在zai這zhe個ge傳chuan輸shu路lu徑jing中zhong，高gao頻pin信xin號hao線xian所suo形xing成cheng的de信xin號hao回hui路lu非fei常chang大da。為wei了le解jie決jue這zhe個ge問wen題ti，我wo們men在zai靠kao近jin信xin號hao線xian的de附fu近jin，在zai電dian源yuan層ceng和he地di層ceng之zhi間jian加jia了le一yi個ge電dian容rong。這zhe樣yang，對dui於yu高gao頻pin信xin號hao來lai說shuo
，頂ding層ceng的de信xin號hao線xian在zai地di層ceng上shang將jiang會hui產chan生sheng一yi個ge鏡jing像xiang回hui路lu，而er地di層ceng的de信xin號hao線xian將jiang在zai電dian源yuan層ceng上shang產chan生sheng一yi條tiao鏡jing像xiang回hui路lu，這zhe兩liang條tiao鏡jing像xiang回hui路lu將jiang與yu電dian源yuan層ceng和he地di層ceng之zhi間jian的de電dian容rong構gou成cheng回hui路lu，這zhe樣yang我wo們men就jiu盡jin可ke能neng地di利li用yong電dian源yuan層ceng和he地di層ceng作zuo為wei回hui路lu，減jian少shao了le返fan回hui環huan路lu麵mian積ji，從cong而er減jian少shao了le產chan生sheng電dian源yuan完wan整zheng性xing及ji板ban間jian電dian磁ci兼jian容rong問wen題ti地di可ke能neng性xing。

結束語

現今高速數字電路的設計趨向於複雜，多電源的應用、電源電平的降低、芯片的高反應速度和高敏感度以及PCB的de高gao集ji成cheng度du所suo帶dai來lai的de設she計ji影ying響xiang，板ban內nei的de電dian源yuan完wan整zheng性xing問wen題ti也ye越yue來lai越yue嚴yan重zhong且qie受shou到dao廣guang泛fan的de重zhong視shi。因yin此ci本ben文wen通tong過guo對dui電dian源yuan完wan整zheng性xing問wen題ti的de分fen析xi提ti出chu了le其qi產chan生sheng因yin素su
，並bing就jiu電dian源yuan完wan整zheng性xing提ti出chu了le一yi些xie設she計ji方fang法fa，這zhe對dui於yu優you化huaPCB的EMC設計具有一定的價值。