中心議題：

• 降低移動設計功耗技術方法

解決方案：

• 降低靜態ICC和泄漏電流
• 降低ICCT電源電流

本文將探討在混合電壓供電的移動設計中
，混合電壓電平如何提高ICC電源電流及邏輯門如何降低功耗。當前的移動設計在努力在高耗能(Power-rich)的功能性和更長電池壽命的需求之間取得平衡。
　　
目前
，大多數便攜設備都備有多個電源軌
，但在輸入高電平(VIH)低於電源電壓(VCC)時
，仍可能產生不定功耗。當輸入電壓為電源軌電平(VIL＝GND或VIH＝VCC)時，CMOS一般具有極低的靜態ICC和泄漏電流，故是移動應用中邏輯器件的首選技術。
　　
圖1：邏輯門和輸入電壓條件。輸入電壓等於電源電壓Vcc時為使用CMOS門電路的理想狀態，這時ICC電流極低。

一般在CMOS門電路的設計中，輸入電壓閾值或輸入切換點為VCC/2；不過，飛兆半導體的低ICCT門電路采用專有的輸入電壓設計，可降低輸入閾值電壓
，增大輸入電壓範圍，同時不影響有效邏輯低電平VIL。如前所述，當輸入電壓為0V或VCC時，CMOS門電路的耗電量極低，而產品數據手冊通常會注明該條件下的ICC。因此，係統設計人員在VIH值小於VCC時看到ICC電流增大可能頗為驚訝。下麵的圖2顯示了一個重新設計的輸入結構的優點。圖2所示的VIN-ICC曲線圖比較了一個標準CMOS輸入器件和一個低ICCT輸入器件。靜態功率由基本DC功率公式決定：P＝ICC×VCC。在本例中
，輸入VIH為2.5V，標準CMOS門電路輸入的功耗等於3.0mW(3.6V×0.83mA)，而低ICCT門電路的功耗隻有0.003mW(3.6V×0.99uA)；也就是說，利用低ICCT器件

，靜態功耗降低了100%。

圖2：ICC-VIN輸入曲線(Vcc=3.6V,VIN="2".5V)。　　

ICC電流的增大十分重要
，因為它會大幅度增加器件的靜態功耗。飛兆半導體的專有低ICCT輸入結構可在ICCT電流出現期間限製其範圍，如圖2所示。
　　
表1比較了不同VCC/VIN條件下的ICCT電源電流級。從表中可看出，飛兆半導體的低ICCT門電路具有很大的節能潛力。在混合電壓係統中
，利用低ICCT門電路，與邏輯門電路相關的功耗可降至微不足道。
　　
表1：不同VIH條件下的節能潛力。

表2列出了低ICCT門men電dian路lu供gong貨huo情qing況kuang。根gen據ju需xu要yao可ke以yi提ti供gong額e外wai的de功gong能neng。當dang現xian有you應ying用yong因yin前qian麵mian討tao論lun的de輸shu入ru條tiao件jian而er出chu現xian功gong耗hao過guo大da時shi，用yong戶hu可ke利li用yong標biao準zhun引yin腳jiao輸shu出chu，直zhi接jie簡jian便bian地di進jin行xing替ti換huan。
　　
表2：飛兆半導體的NC7SVL低ICCT門電路。

延長電池壽命的要訣是降低各級的功率。隨著便攜設備整合更多的功能，功耗問題越來越令人擔憂。飛兆半導體的NC7SVL低ICCTTinyLogic產品為解決這些難題提供了一個具成本效益的解決方案。此外
，飛兆半導體先進的小尺寸MicroPak封裝技術，以及新推出的更小的1.0x1.0mmMicroPak2封裝技術
，可顯著降低線路板空間要求。
　　
對於功率預算十分緊張的便攜應用產品來說，耗電量的增加是不能接受的。NC7SVL低ICCT門電路能夠幫助係統設計人員在將功率保持在預算之內，並延長電池壽命。