中心議題：

• 處理器電源設計要點

解決方案：

• 浪湧電流設計
• 上電排序設計
• 電源穩壓精度

由於更高的集成度、更快的處理器運行速度以及更小的特征尺寸，內核及I/O電壓的負載點(POL)處理器電源設計變得越來越具挑戰性。處理器技術的發展必須要和POL電源設計技術相匹配。對當今的高性能處理器而言,5年或10年以前使用的電源管理解決方案可能已不再行之有效。

因此，當為德州儀器(TI)的DaVinci數字信號處理器(DSP)進行POL電源解決方案設計時，充分了解基本電源技術可以幫助克服許多設計困難。本文以一個基於TI電源管理產品的電源管理參考設計為例，討論一係列適用於DaVinci處理器的電源去耦、浪湧電流、穩壓精度和排序技術。
大型旁路去耦電容

處理器所使用的全部電流除了由電源本身提供以外，處理器旁路和一些電源的大型電容也是重要來源。當處理器的任務級別(levelofactivity)急劇變化而出現陡峭的負載瞬態時
，首先由一些本地旁路電容提供瞬時電流，這種電容通常為小型陶瓷電容
，可快速響應對負載變化。

suizhechulisududezengjia，duiyugengduonengliangcunchupangludianrongdexuqiubiandegengweizhongyao。lingyigenenglianglaiyuanshidianyuandedadianrong。weibimianchuxianwendingxingwenti，yidingyaoquebaodianyuandewendingxing，qiekeliyongzengjiadepangludianrongzhengquediqidong。yinci，bixubaozhengduidianyuanfankuihuilujinxingbuchangyishiyingewaidepangludianrong。dianyuanpingguban(EVM)在試驗台上可能非常有效，但在負載附近增加了許多旁路電容的情況下，其性能可能會發生變化。

作為一個經驗法則，可以通過在盡可能靠近處理器電源引腳的地方放置多個0603或0402電容(60用於內核電壓
，而30則用於DM6?43的I/O電壓)，將DaVinci電源電壓的係統噪聲進行完全去耦。更小型的0402電容是更好的選擇，因為其寄生電感較小。較小的電容值(如560pF)應該最接近電源引腳


，其距離僅為1.25cm。其次最接近電源引腳的是中型旁路電容(如220nF)。TI建議每個電源至少要使用8個小型電容和8個中型電容，並且應緊挨著BGA過孔安裝(占用內部BGA空間，或者至少應在外部角落處)。在更遠一點的地方

，可以安裝一些較大的大型電容
，但也應該盡可能地靠近處理器[1]。

浪湧電流

juyoudapangludianrongdedianyuancunzaiqidongwenti，yinweidianyuankenengwufaduipangludianrongchongdian，erzhezhengshiqidongqijianmanzuchuliqiyaoqiusuoxuyaode。yinci
，zaiqidongqijian，guodianliukenenghuiyinqidianyuandeguanduan，huozhedianyakenenghuizanshixiajiang(變為非單調狀態)。一個很好的設計實踐是確保電壓在啟動期間不下降
、過衝或承受長時間處於高壓狀態。為減少浪湧電流，可通過增加內核電壓電源的啟動時間


，來允許旁路電容緩慢地充電。許多DC/DC調節器都具有獨特的可調軟啟動引腳，以延長電壓斜坡時間。如果調節器不具有這種軟啟動引腳
，那麼可利用一個外部MOSFET以及一種RC充電方案，從外部對其進行實施。

本文推薦使用一種帶有電流限製功能的DC/DC調節器，來幫助維持單調的電壓斜坡。采用軟啟動方案有助於滿足DaVinci處理器的排序要求。

上電排序

越來越多的處理器廠商提供推薦的內核及I/O上電排序的時序準則。一旦獲知時序要求
，POL電源設計人員便可選擇一種適當的技術。對雙路電源上電和斷電的方法有很多種，其中順序排序和同時排序是最為常用。

當在內核和I/O上電之間要求一個較短的毫秒級時間間隔時
，可以采用任何順序實施順序排序。實施順序排序的一種方法是隻需將一個穩壓器的PWERGOOD引腳連接至另一個穩壓器的ENABLE引腳。當內核和I/O電壓差在上電和斷電期間需要被最小化時，就需要使用同時排序。為實施同時排序，內核和I/O電壓應彼此緊密地跟蹤，直到達到較低的理想電壓電平。此外，較低的內核電壓達到了其設定值要求，而較高的I/O電壓將可以繼續上升至其設定值[2]。

在自升壓模式中，DaVinci處理器要求對CVDD和CVDDDSP內核電源進行同時排序。在主機升壓模式中
，CVDD必須斜坡上升，並在CVDDSP開始斜坡上升以前達到其設置值(1.2V)。作為一個最大值，CVDDDSP電源必須在關閉(開啟)“始終開啟”和DSP域之間的短路開關以前上電。可以以任何順序啟動I/O電源(DVDD18
、DVDDR2和DVDD33)
，但必須在CVDD電源100ms的同時達到設定值[3]。
[page]
穩壓精度

影ying響xiang電dian源yuan係xi統tong的de電dian壓ya容rong差cha有you幾ji個ge因yin素su
，其qi中zhong電dian壓ya基ji準zhun精jing度du是shi最zui重zhong要yao的de一yi個ge因yin素su
，可ke在zai電dian源yuan管guan理li器qi件jian的de產chan品pin說shuo明ming書shu中zhong找zhao到dao其qi規gui範fan。新xin型xing穩wen壓ya器qi要yao求qiu達da到dao±1%的精度或更高的溫度基準精度。一些成本較低的穩壓器可能要求±2%或±3%的(de)基(ji)準(zhun)電(dian)壓(ya)精(jing)度(du)。請(qing)在(zai)產(chan)品(pin)說(shuo)明(ming)書(shu)中(zhong)查(zha)看(kan)穩(wen)壓(ya)器(qi)廠(chang)商(shang)的(de)相(xiang)關(guan)規(gui)範(fan)，以(yi)確(que)保(bao)穩(wen)壓(ya)精(jing)度(du)可(ke)以(yi)滿(man)足(zu)處(chu)理(li)器(qi)的(de)要(yao)求(qiu)。另(ling)一(yi)個(ge)影(ying)響(xiang)穩(wen)壓(ya)精(jing)度(du)的(de)因(yin)素(su)是(shi)穩(wen)壓(ya)器(qi)外(wai)部(bu)反(fan)饋(kui)電(dian)阻(zu)的(de)容(rong)差(cha)。

在要求精確容差值的情況下，推薦使用±1%的容差電阻。另外，在將這種電阻用於編程輸出電壓時，將會帶來額外±0.5%的容差，具體的計算公式為：輸出電壓精度=2*(1-VREF/VOUT)*TOLRES

第三個影響因素是輸出紋波電壓。一個優良的設計實踐是針對低於1%輸出電壓的峰峰輸出電壓進行設計

，它可使電源係統的電壓容差增加±0.5%。假設基準精度為±2%，那麼這三個影響因素加在一起將使電源係統精度為±3%。

DaVinciCVDD電源要求一個可帶來±4.2%精度、50mV容差的1.2V典型內核電源。3.3VDVDD電源具±4.5%精度、150mV的容差，而1.8VDVDD電源則具有±5%精度
、90mV的容差。使穩壓器靠近負載以減少路徑損耗非常重要。需要注意的是
，如果電源具有3%的容差，且處理器內核電壓要求4.2%容差，則必須對去耦網絡進行設計，以便實現1.2V電壓軌[4]的1.2%精度或14mV容差。

lishijingyanshujuxianshi
，neihedianyasuizhechulijishudefazhanerbuduanjiangdi。duineihedianyashaozuogaibian，bianketigonggenggaodexingneng

，huojieshenggengduodianliang。xuanzeyigejuyoukebianchengshuchudianyahe±3%yineishuchudianyarongchadewenyaqishiyizhongjiaohaodeshejifangfa。xiangbiconglingkaishizhongxinshejiyizhongquanxindedianyuan


，jiandandedianzuqibianhuahuoyinjiaozhongxinpeizhiyaorongyideduo。yinci
，zuihaoxuanzeyikuankeyizhichidizhi0.9V或更低輸出電壓的穩壓器，以便最大化地重用，並幫助簡化TI片上係統(SoC)器件未來版本的使用。

參考設計

我們構建了若幹個電源管理參考設計
，並進行數字音頻/視頻應用的測試。這些設計均采用TI的TMS320DM6?43和TMS320DM6?46處理器，這些處理器能滿足排序、電壓精度和啟動要求。圖1是12V電源的參考設計電路圖。該設計采用TPS62111同步降壓轉換器、TPS62040同步降壓轉換器以及TPS73618低壓降調節器
，它們分別提供3.3V、1.2V和1.8V電壓軌。這種參考設計包含一個簡單的外部MOSFET、電阻和電容延遲電路，以使3.3V電壓軌能滿足自升壓模式排序方案要求。TPS62040不但提供1.2V的內核電壓，而且還可滿足引腳5軟啟動電容的排序要求。這種解決方案的容差為±3%，效率在90%以上。為滿足主機升壓模式排序方案要求，可以將一個類似的MOSFET
、電阻以及電容電路增加到1.2V電壓軌。

圖1：12V電源的參考設計電路圖。
圖2是複位電路。該電路采用TPS3808和TPS3803電源電壓監控器來監控電壓軌的變化情況。請采用最小值的TPS3808G01(U5)來設計複位電路電源。如果需要大於3.3V電壓軌/1.5A電流和1.2V電壓軌/1.2A電流，那麼TPS54350和TPS54110SWIFTDC/DC轉換器可能會被分別用於實現3A和1.5A電流。SWIFT穩壓器具有基於DaVinci技術的數字視頻EVM的特點。如欲了解更多采用了線性調節器、TPS40KDC/DC轉換器、TPS62xxxDC/DC轉換器或多輸出電源管理單元(PMU)的5V和12V輸入電源


圖2：軌電壓複位和電壓監控電路。

一旦充分了解去耦、排序和容差要求，為DaVinci處chu理li器qi設she計ji一yi款kuan電dian源yuan解jie決jue方fang案an就jiu變bian得de非fei常chang簡jian單dan明ming了le。在zai為wei所suo有you高gao性xing能neng處chu理li器qi設she計ji電dian源yuan時shi，堅jian持chi使shi用yong上shang述shu技ji術shu是shi相xiang當dang不bu錯cuo的de設she計ji實shi踐jian。如ru果guo還hai需xu要yao其qi他ta支zhi持chi
，可ke從congTI獲取一些參考設計以加速產品上市進程。