幹貨 | 加速特征相關(FD)幹法刻蝕的工藝發展
發布時間:2021-11-15 來源:泛林半導體 責任編輯:lina
【導讀】在幹法刻蝕中,由於與氣體分子的碰撞和其他隨機熱效應,加速離子的軌跡是不均勻且不垂直的(圖1)。這會對刻蝕結果有所影響,因為晶圓上任何一點的刻蝕速率將根據大體積腔室可見的立體角和該角度範圍內的離子通量而變化。
在幹法刻蝕中,由於與氣體分子的碰撞和其他隨機熱效應,加速離子的軌跡是不均勻且不垂直的(圖1)。這(zhe)會(hui)對(dui)刻(ke)蝕(shi)結(jie)果(guo)有(you)所(suo)影(ying)響(xiang),因(yin)為(wei)晶(jing)圓(yuan)上(shang)任(ren)何(he)一(yi)點(dian)的(de)刻(ke)蝕(shi)速(su)率(lv)將(jiang)根(gen)據(ju)大(da)體(ti)積(ji)腔(qiang)室(shi)可(ke)見(jian)的(de)立(li)體(ti)角(jiao)和(he)該(gai)角(jiao)度(du)範(fan)圍(wei)內(nei)的(de)離(li)子(zi)通(tong)量(liang)而(er)變(bian)化(hua)。這(zhe)些(xie)不(bu)均(jun)勻(yun)且(qie)特(te)征(zheng)相(xiang)關(guan)的(de)刻(ke)蝕(shi)速(su)率(lv)使(shi)半(ban)導(dao)體(ti)工(gong)藝(yi)設(she)計(ji)過(guo)程(cheng)中(zhong)刻(ke)蝕(shi)配(pei)方(fang)的(de)研(yan)發(fa)愈(yu)發(fa)複(fu)雜(za)。在(zai)本(ben)文(wen)中(zhong),我(wo)們(men)將(jiang)論(lun)述(shu)如(ru)何(he)通(tong)過(guo)在(zai)SEMulator3D®中使用可視性刻蝕建模來彌補幹法刻蝕這一方麵的不足。
圖1a:中性氣體在腔室內隨機流動的二維展示。氣體的行進角度在圖中描繪的所有方向上均等分布(圖1a)。圖1b:顯示了帶正電的離子和一個帶負電的晶圓。離子會因電場而向下加速;然而,由於隨機熱效應和與其他離子或氣體分子的碰撞,完美垂直軌跡無法實現。角速度分布可以近似為高斯函數(圖1b)。
角相關刻蝕
確定材料刻蝕速率(ER)最zui簡jian單dan的de方fang法fa是shi在zai實shi際ji刻ke蝕shi前qian後hou測ce量liang晶jing圓yuan的de材cai料liao厚hou度du。在zai刻ke蝕shi過guo程cheng中zhong使shi用yong平ping麵mian晶jing圓yuan可ke確que保bao局ju部bu區qu域yu內nei的de所suo有you位wei置zhi具ju有you相xiang同tong的de張zhang角jiao和he離li子zi通tong量liang,這zhe將jiang帶dai來lai可ke測ce量liang的de統tong一yi刻ke蝕shi速su率lv(圖2a)。由於不同的刻蝕角度和不斷變化的離子通量,在特征相關的刻蝕過程、例如溝槽和硬掩膜刻蝕中,確定該刻蝕速率是不可能的。SEMulator3D能夠使用其“多刻蝕”功能模擬此類刻蝕。該軟件可測量任意給定點的可見立體角並計算與該立體角範圍內離子通量成比例的常態刻蝕量(圖2c)。入射角的離子通量分布被假定為具有標準差的高斯分布。
圖2a:在平麵晶圓表麵,每個位置(A、B、C、D)完全暴露在腔室中(開口角為180°),並且接收各個方向的全部離子通量。圖2b:在凹坑和溝槽(E、F)底部,腔室視線內的角度範圍減小。刻蝕速率可以表示為角度範圍內的分布積分(垂直線之間曲線下的陰影區域)。
刻蝕配方剖析
給定刻蝕腔室設置(射頻功率和壓力設置)的離子角分散可以憑經驗用延時刻蝕樣品的掃描電鏡(SEM)圖像確定,隨後可以在SEMulator3D中模擬出虛擬腔室內的“虛擬”結構。虛擬實驗設計可以在此模型中運行——通過改變角分散,直到虛擬刻蝕建模結果與實際SEM圖像輪廓相匹配。圖3展示的是,在SEMulator3D中將刻蝕樣品的虛擬延時SEM與幾個不同厚度的模型進行了比較,顯示不同角分散值下的刻蝕形狀和深度。SEMulator3D中(zhong)的(de)厚(hou)度(du)設(she)置(zhi)說(shuo)明(ming)的(de)是(shi)在(zai)大(da)體(ti)積(ji)腔(qiang)室(shi)具(ju)有(you)完(wan)全(quan)可(ke)視(shi)性(xing)的(de)區(qu)域(yu)內(nei)理(li)論(lun)上(shang)最(zui)大(da)的(de)材(cai)料(liao)去(qu)除(chu)。該(gai)設(she)置(zhi)將(jiang)與(yu)實(shi)際(ji)刻(ke)蝕(shi)腔(qiang)室(shi)中(zhong)樣(yang)品(pin)上(shang)的(de)最(zui)大(da)離(li)子(zi)通(tong)量(liang)成(cheng)比(bi)例(li)。與(yu)實(shi)際(ji)刻(ke)蝕(shi)配(pei)方(fang)最(zui)匹(pi)配(pei)的(de)模(mo)擬(ni)設(she)置(zhi)將(jiang)在(zai)每(mei)個(ge)成(cheng)比(bi)增(zeng)加(jia)的(de)厚(hou)度(du)和(he)時(shi)間(jian)上(shang)都(dou)具(ju)有(you)與(yu)SEM圖像相匹配的模擬輪廓(3D模擬圖像)。kaifayuxiangyingdeshijikeshipeifangxiangpipeidemonipeifangjuyouzhongdajiazhi,takeyongyuyuceyangpindekeshishijianyanbian,bingshigongyitansuoqijianzaiqitayingyonghejiegouzhongshiyongxunikeshimoxingchengweikeneng。
圖3:模擬實驗設計與延時SEM的比較。模擬實驗設計使用了恒定刻蝕量和不同的角分散(高斯分布的標準差),進行模擬並顯示增量材料刪除步驟失效。右側的直方圖說明了角度分布與軟件中數值設置的相關性(不按比例)。刻蝕工藝的實際角分散是通過找到與刻蝕輪廓最匹配的模擬實驗設計結果來確定的。
使用剖麵配方優化 SADP 樣品
作為SEMulator3D中可視性刻蝕的示例,我們將使用剖麵的二氧化矽 (SiO2)和氮化矽 (SiN) 刻蝕工藝模型來確定確保SADP柱孔關鍵尺寸的均勻性所需的最佳原子層沉積 (ALD) 厚度(見圖4)。該樣品由50nm SiN層和100nm高的碳芯軸組成,芯軸直徑20nm,水平間距80nm。最終目標是使用SADP創建一個40nm間距的孔陣列。此剖麵SiN / SiO2刻蝕的角分散為0.08,對所有異物的選擇比為0.3。使用ALD形成的孔不對稱形狀呈現為帶有圓形開口的菱形,與在芯軸上形成的圓柱形孔形成對比。由於此菱形孔的大小可以通過ALD進行調整,我們需要確定ALD的臨界厚度,刻蝕過程中這一厚度的ALD下進入此菱形孔區域的離子總量與進入圓柱區域的離子總量相等,這將帶來相等的刻蝕深度和形狀。
圖4:孔陣列上的菱形SADP,芯軸直徑20nm,水平間距80nm。處於擴張的向外沉積形成了孔,這些孔又形成菱形並具有圓形開口。使用剖麵SiO2刻蝕,可以探索不同ALD厚度刻蝕孔的形狀。
SEMulator3D中可以通過ALD厚度實驗設計確定這一最佳厚度。該模擬的結果如圖5所示,刻蝕自上而下的形狀和底部橫截麵也可見。隨著ALD厚度的增加,SiN /基底界麵處的孔形狀從方形變為圓形,並且逐漸變小。在足夠的ALD厚度下,菱形孔的尖端可視度有限,這會導致較低的刻蝕速率且刻蝕保持圓形。在23.5nm的ALD厚度下得到了此次剖麵SiO2和SiN刻蝕工藝最均勻的孔形狀。
結論
SEMulator3D中可視刻蝕特征提供了一種模擬與現實刻蝕腔室接近的刻蝕速率的方法。SEMulator3D可視性刻蝕設置,例如角分散和選擇比,可以與延時SEM圖tu像xiang進jin行xing比bi較jiao,以yi驗yan證zheng工gong藝yi模mo型xing。之zhi後hou,該gai工gong藝yi模mo型xing可ke以yi用yong來lai探tan索suo刻ke蝕shi配pei方fang變bian化hua對dui不bu同tong結jie構gou和he不bu同tong刻ke蝕shi次ci數shu的de影ying響xiang,免mian去qu實shi際ji晶jing圓yuan製zhi造zao和he測ce試shi的de時shi間jian和he成cheng本ben。
(來源:泛林半導體設備技術)
免責聲明:本文為轉載文章,轉載此文目的在於傳遞更多信息,版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題,請電話或者郵箱聯係小編進行侵刪。
推薦閱讀:
- 噪聲中提取真值!瑞盟科技推出MSA2240電流檢測芯片賦能多元高端測量場景
- 10MHz高頻運行!氮矽科技發布集成驅動GaN芯片,助力電源能效再攀新高
- 失真度僅0.002%!力芯微推出超低內阻、超低失真4PST模擬開關
- 一“芯”雙電!聖邦微電子發布雙輸出電源芯片,簡化AFE與音頻設計
- 一機適配萬端:金升陽推出1200W可編程電源,賦能高端裝備製造
- 一秒檢測,成本降至萬分之一,光引科技把幾十萬的台式光譜儀“搬”到了手腕上
- AI服務器電源機櫃Power Rack HVDC MW級測試方案
- 突破工藝邊界,奎芯科技LPDDR5X IP矽驗證通過,速率達9600Mbps
- 通過直接、準確、自動測量超低範圍的氯殘留來推動反滲透膜保護
- 從技術研發到規模量產:恩智浦第三代成像雷達平台,賦能下一代自動駕駛!
- 車規與基於V2X的車輛協同主動避撞技術展望
- 數字隔離助力新能源汽車安全隔離的新挑戰
- 汽車模塊拋負載的解決方案
- 車用連接器的安全創新應用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall




