相信看過 TI 官網資料的朋友一定對這個 DCAP 控製器框圖很熟悉。它和我們之前搭建的 COT 控製器的模型基本一致，包含了恒定時間定時器(On-time Timer)、最小關斷時間定時器(Minimum Off-time Timer)、電流過零檢測(Zero-crossingDetection)、以及上下管的驅動。

 

輸出電壓通過簡單的分壓網絡做采樣得到含有 ESR 紋波的反饋信號
，反饋信號 vfb 和參考電壓 vref 比較
，當 vfb 低於 vref 時，比較器輸出拉高。此時
，最小關斷定時器也需要準備好，在上一個開關周期中關斷階段，當 PWM latch Q 拉低時，最小關斷定時器才開始以恒定電流 Ioff 給 Coff 充電,當 Coff 電壓大於設定好的參考電壓時，最小關斷定時器的比較器輸出一定會拉高。接著往右看
，這裏多了一個或門，PWM latch Q 是shi拉la低di的de，最zui小xiao關guan斷duan定ding時shi器qi的de輸shu出chu是shi拉la高gao的de
，因yin此ci或huo門men的de輸shu出chu在zai上shang一yi個ge周zhou期qi的de關guan斷duan階jie段duan一yi定ding是shi高gao電dian平ping。這zhe個ge高gao電dian平ping輸shu入ru到dao與yu門men，它ta會hui一yi直zhi等deng待dai vfb 低於 vref，Loop 比較器拉高信號的到來。等與門的兩個輸入都為高電平之後，PWM latch 的 S 拉高，使得 PWMlatch Q 拉高，從而驅動上管的驅動拉高。

 

隻不過在這裏

，PWM latch Q 的高電平信號之後接入了另一個與門，它也需要等待下管關斷信號結束，防止上下管的直通
，也即是圖中的 cross conduction control。同樣地，下管的驅動信號做了一毛一樣的邏輯處理。

 

恒定導通定時器的控製和之前表述的 ACOT 一毛一樣，不多言。

 

值得注意的是


，ZCD guolingjiancebufen，yuzhiqianjieshaodefangshibijiaoleisi。tongguozaiguanduanjieduancaiyangkaiguanjiediandedianya，dangdianyazhujianzengdabianweizhengdianyashi

，bijiaoqifanzhuan，guanduanxiaguandequdongxinhao，congerjinru DCM 模式。想象一下，ZC latch 的 S 端什麼時候會拉高呢？S 端接入了一個非門，在非門之前的信號就是最小關斷定時器的輸出和 PWM latch Q 輸出的或信號。所以
，隻有一種，PWM latch Q 和最小關斷定時器的比較器輸出，兩者都拉低。

 

實際上，PWM latch Q 控製著最小關斷定時器 Coff 電容電壓。Q 拉高，Coff 電壓被放電至零，最小關斷定時器的比較器輸出一定是低；Q 拉低
，Coff 電(dian)壓(ya)被(bei)充(chong)電(dian)，未(wei)充(chong)到(dao)設(she)定(ding)的(de)參(can)考(kao)電(dian)壓(ya)時(shi)，最(zui)小(xiao)關(guan)斷(duan)定(ding)時(shi)器(qi)的(de)比(bi)較(jiao)器(qi)輸(shu)出(chu)是(shi)低(di)
，充(chong)到(dao)設(she)定(ding)的(de)參(can)考(kao)電(dian)壓(ya)時(shi)
，最(zui)小(xiao)關(guan)斷(duan)定(ding)時(shi)器(qi)的(de)比(bi)較(jiao)器(qi)輸(shu)出(chu)為(wei)高(gao)。所(suo)以(yi)，隻(zhi)有(you)在(zai)最(zui)小(xiao)關(guan)斷(duan)定(ding)時(shi)器(qi)充(chong)電(dian)階(jie)段(duan)

，才(cai)滿(man)足(zu)上(shang)述(shu)兩(liang)者(zhe)均(jun)拉(la)低(di)的(de)要(yao)求(qiu)。因(yin)此(ci)可(ke)以(yi)判(pan)定(ding)，ZC latch S 由 Q 拉低觸發，這麼做當然是為了 SW 降低到二極管鉗位電壓之後才開始采樣。筆者比較擔心的是，從 Q 信號到 SW 真正拉低至下管的體二極管鉗位電壓時
，仍然有比較大的時間延遲。就有可能出現，Q 拉低觸發 ZCD 檢測開始

，而 SW 還處在從 Vin 下降的階段，從而引起 ZCD 信號誤動作。

 

 

圖 43 part9 中的 ZCD 邏輯（為了方便表述

，再貼一次）

 

細心的讀者會發現
，（如果跑過我分享的仿真模型）在上一篇的文章圖中
，ZCD latch S 的觸發信號，使用了一個比較投機取巧的方法。上下管驅動一定是需要死區時間的。將下管的 PWM 信號在 delay 一定的時間獲得 ZCDTrigger 信號
，將兩者異或，就可以獲得一個從下管 PWM 開始的脈衝信號。

 

這樣做的好處是，下管 PWM 開始時刻，足夠保證 SW 電壓已經降低到負的二極管鉗位電壓。

 

再回頭來看 DCAP 框圖，ZCD latch Q 拉高，將 SW 接入 過零比較器 Zero-crossing Comparator 與 GND 比較。當 SW 電壓大於 GND 時，說明電感電流已經過零了，此時需要關斷下管的 PWM 信號。而下管的 PWM 信號與 ZCD latchQ 信號是相與關係，因此隻要拉低 ZCD latch Q 即可，也即置位 ZCD latch R 端。

 

當電感電流過零時
，過零比較器的輸出與 PWM latch Q 信號相或，此時 PWM latch Q 信號一定是低電平，則它倆的或門輸出為高電平，或門之後接了一個與門。與門的另一端是最小關斷定時器的比較器輸出與 PWM latch Q 相或後的信號，根據之前的分析，隻有 Coff 電容充電階段，最小關斷定時器的比較器輸出與 PWM latch Q 相或後的信號才為低電平

，其他時刻均為高電平。所以，與門的輸出信號，在 Coff 電容充電結束以及過零比較器輸出拉高時

，一定為高電平
，從而置位 ZCD latchR 端，順利地關閉下管的 PWM 信號。

 

 

圖 44 simplisDCAP 仿真

 

在 Simplis 仿真方麵，基本控製框圖類似，ZCD 檢測基本和 DCAP 控製框圖保持一致
，增加了 PWM 驅動死區時間。