出於功耗及空間方麵的考慮
，在數據中心內對應用進行加速的需求日益增長，諸如大數據分析、搜索、機器學習、4G/5G無線、內存內數據處理、視頻分析及網絡處理等應用
，都已受益於可在多個係統部件中無縫移動數據的加速器引擎。CCIX將支持部件在無需複雜編程環境的情況下
，獲取並處理位於任何地方的數據。

 

CCIX將利用現有的服務器互連基礎架構，實現對共享內存更高帶寬、更(geng)低(di)延(yan)遲(chi)和(he)緩(huan)存(cun)一(yi)致(zhi)性(xing)的(de)訪(fang)問(wen)。這(zhe)將(jiang)大(da)幅(fu)提(ti)升(sheng)加(jia)速(su)器(qi)的(de)可(ke)用(yong)性(xing)以(yi)及(ji)數(shu)據(ju)中(zhong)心(xin)平(ping)台(tai)的(de)整(zheng)體(ti)性(xing)能(neng)和(he)效(xiao)率(lv)，降(jiang)低(di)進(jin)入(ru)現(xian)有(you)服(fu)務(wu)器(qi)係(xi)統(tong)的(de)壁(bi)壘(lei)
，並(bing)改(gai)善(shan)加(jia)速(su)係(xi)統(tong)的(de)總(zong)擁(yong)有(you)成(cheng)本(ben)（TCO）。

 

 

這款采用台積7納米工藝的測試芯片將以Arm最新的DynamIQ CPU為基礎
，並采用CMN-600互聯片上總線和其他基礎IP。為了驗證完整的子係統，Cadence提供了關鍵I/O和內存子係統，其中包括了CCIX IP解決方案（控製器和PHY）
、PCI Express® 4.0/3.0（PCIe® 4/3）IP解決方案（控製器和PHY）、DDR4 PHY
、外設IP（例如I2C、SPI和QSPI）
、以及相關的IP驅動程序。 Cadence的驗證和實施工具將被用於構建該測試芯片。測試芯片可通過CCIX片到片互聯一致性協議（CCIX chip-to-chip coherent interconnect protocol）實現與賽靈思16納米Virtex®UltraScale+™ FPGAs的連接。

 

 

測試芯片將在2018年第一季度流片，並於2018年下半年提供芯片。

 

 

賽靈思證言

 

賽靈思首席運營官Victor Peng表示：“我們正在通過先進技術的創新實現計算加速，因此對於此次合作我們感到非常興奮。我們的Virtex®UltraScale+™ HBM係列采用了第三代CoWoS技術，該技術是我們與台積公司共同研發的
，現已成為CCIX的HBM集成和高速緩存一致性加速的行業裝配標準。”

 

Arm證言

 

Arm公司副總裁暨基礎架構部門總經理Noel Hurley表示：“隨著人工智能和大數據的蓬勃發展，我們發現越來越多的應用對異構計算提出持續增長的需求。這一測試芯片將不僅證明Arm的(de)最(zui)新(xin)技(ji)術(shu)和(he)一(yi)致(zhi)性(xing)多(duo)芯(xin)片(pian)加(jia)速(su)器(qi)可(ke)拓(tuo)展(zhan)至(zhi)數(shu)據(ju)中(zhong)心(xin)，更(geng)展(zhan)現(xian)了(le)我(wo)們(men)致(zhi)力(li)於(yu)解(jie)決(jue)快(kuai)速(su)輕(qing)鬆(song)訪(fang)問(wen)數(shu)據(ju)這(zhe)一(yi)挑(tiao)戰(zhan)的(de)承(cheng)諾(nuo)。此(ci)次(ci)針(zhen)對(dui)一(yi)致(zhi)性(xing)內(nei)存(cun)的(de)創(chuang)新(xin)協(xie)作(zuo)是(shi)邁(mai)向(xiang)高(gao)性(xing)能(neng)

、高效率數據中心平台的重要一步。”

 

Cadence證言

 

Cadence高級副總裁兼IP部門總經理BabuMandava表示：“通過與合作夥伴構建高性能計算的生態係統
，我們將幫助客戶在7納米和其他高級節點上快速部署創新的新架構
，從而服務於不斷增長的數據中心應用。CCIX行業標準將有助於推動下一代互聯，提供市場所需的高性能緩存一致性。”

 

台積公司證言

 

台積公司設計暨技術平台副總經理侯永清博士表示：“人工智能和深度學習將深刻影響諸多行業，包括醫療健康
、媒體和消費電子等。台積最先進的7納米FinFET工藝技術具備高性能和低功耗的優勢，可滿足上述市場對高性能計算（HPC）應用的不同需求。