一般作單鍵觸發使用時，如果IC本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發後回到原狀態
，必須在IC外部另接一電阻。

數字電路有三種狀態：高電平、低電平、和高阻狀態
，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定狀態，具體視設計要求而定。

一般的I/O端口，有的可以設置

，而有的不可以設置；有的是內置，而有的是需要外接，I/O端口的輸出類似與一個三極管的C，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該端口正常時為高電平，Ctongguoyigedianzuhedilianjiezaiyiqideshihou，gaidianzuchengweixialadianzu
，shigaiduankoupingshiweididianping，zuoyongleisiyudangyigejieyoushangladianzudeduankousheweishuruzhuangtaishi，tadechangtaijiuweigaodianping，yongyujiancedidianpingdeshuru。

shangladianzushiyonglaijiejuezongxianqudongnenglibuzushitigongdianliude。yibanshuofashiladianliu，xialadianzushiyonglaixishoudianliude。changxianchuanshuzhongdianzubupipeirongyiyinqifansheboganrao，jiashangxialadianzushidianzupipei，youxiaodeyizhifansheboganrao。dianzuchuanliancaishishixianzukangpipeidehaofangfa。tongchangxianzudeshuliangjidouzaijishiohm，如果加上下拉的話，功耗太大。

電阻串聯和拉電阻都是阻抗匹配的方法，隻是使用範圍不同
，依電路工作頻率而定，當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

但需要注意的是
，這種方法並不建議采用，因為其有兩個缺點：

1
、TTL輸出地電平時，功耗大。

2、TTL輸出高電平時，上拉電源可能會有電流灌到TTL電路的電源，影響係統穩定性。

對於高速電路，過大的上拉電阻可能邊沿變平緩。做輸入時，上拉電阻又不吸收電流。做輸出時
，驅動電流為電路輸出電流+上拉通道輸出電流。電阻的容性特征很小，可忽略。

下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。當輸出高電平時，開關管怎麼回關斷呢？CMOS電路的輸出級基本上是推拉輸出地電平時
，下麵的MOSFET關斷
，上麵的導通。高電平時反過來。該條隻適合OC電路。

本(ben)文(wen)基(ji)於(yu)電(dian)路(lu)高(gao)手(shou)的(de)經(jing)驗(yan)
，為(wei)大(da)家(jia)解(jie)釋(shi)了(le)上(shang)拉(la)電(dian)阻(zu)以(yi)及(ji)下(xia)拉(la)電(dian)阻(zu)在(zai)電(dian)子(zi)電(dian)路(lu)設(she)計(ji)中(zhong)起(qi)到(dao)的(de)重(zhong)要(yao)作(zuo)用(yong)，並(bing)對(dui)其(qi)中(zhong)的(de)原(yuan)理(li)進(jin)行(xing)了(le)詳(xiang)細(xi)的(de)介(jie)紹(shao)。可(ke)以(yi)看(kan)到(dao)，上(shang)拉(la)電(dian)阻(zu)在(zai)電(dian)路(lu)中(zhong)最(zui)主(zhu)要(yao)的(de)作(zuo)用(yong)就(jiu)是(shi)穩(wen)定(ding)電(dian)流(liu)，因(yin)此(ci)對(dui)電(dian)路(lu)的(de)整(zheng)體(ti)設(she)計(ji)穩(wen)定(ding)也(ye)有(you)著(zhe)一(yi)定(ding)的(de)作(zuo)用(yong)。

相關閱讀：

實例分析：上拉電阻取值過高或過低會發生的情況
設計技巧：上拉電阻如何搞定單片機抗幹擾
疑問解答：IO引腳用上拉電阻搭配拉電流負載影響多大？