如何在兩個不相關的器件之間實現數字與模擬“鴻溝”的(de)橋(qiao)接(jie)是(shi)一(yi)個(ge)不(bu)小(xiao)的(de)設(she)計(ji)挑(tiao)戰(zhan)
，而(er)這(zhe)對(dui)於(yu)有(you)嚴(yan)格(ge)空(kong)間(jian)和(he)功(gong)耗(hao)限(xian)製(zhi)的(de)可(ke)穿(chuan)戴(dai)設(she)備(bei)來(lai)說(shuo)更(geng)是(shi)難(nan)上(shang)加(jia)難(nan)。同(tong)時(shi)
，發(fa)展(zhan)迅(xun)速(su)的(de)市(shi)場(chang)要(yao)求(qiu)設(she)計(ji)工(gong)程(cheng)師(shi)緊(jin)跟(gen)消(xiao)費(fei)者(zhe)不(bu)斷(duan)變(bian)化(hua)的(de)需(xu)求(qiu)，快(kuai)速(su)升(sheng)級(ji)現(xian)有(you)產(chan)品(pin)的(de)功(gong)能(neng)並(bing)推(tui)出(chu)全(quan)新(xin)的(de)產(chan)品(pin)。

本ben文wen將jiang針zhen對dui可ke穿chuan戴dai產chan品pin的de設she計ji挑tiao戰zhan進jin行xing研yan究jiu，並bing將jiang探tan索suo如ru何he使shi用yong可ke編bian程cheng邏luo輯ji產chan品pin來lai解jie決jue這zhe些xie問wen題ti。文wen章zhang相xiang關guan的de設she計ji實shi例li旨zhi在zai說shuo明ming如ru何he將jiang專zhuan用yong可ke編bian程cheng器qi件jian應ying用yong於yu以yi下xia三san個ge方fang麵mian：
擴展。使用額外的邏輯和定製功能擴展現有ASIC和ASSP的功能和使用壽命。

升級。使用可編程邏輯產品實現新協議和標準，並通過橋接實現互不兼容元器件間的互連
，以此升級可穿戴設備的設計。

創新。無需為ASIC開發投入大量時間和費用，使用可編程邏輯產品提供的靈活平台來實現高級功能或全新的特性。

可穿戴設備帶來前所未有的設計挑戰

kechuandaidianzichanpinzhengchuyufazhanzaoqi，jishushangweichengshu，jiuxiangdiqiushangdeshengmingjinhuaguochengyiyang
，jiangfashengxianghanwujishengmingdabaofayiyangbaihuaqifangdejishuchuangxin。keyiyujianzhishaozaiweilaide3到5年內將不斷有各種各樣的產品和試作麵世，形成具備以下特征的市場：

● 市場快速創新，而消費者的需求也以同樣的速度快速變化
；

● 全新類型的產品出現和發展，有時候也會最終消失；

● 出現眾多相互競爭的產品
，但未能形成標準的功能集；

● 即使有也隻有很少的標準化架構或接口標準。

在這段蓬勃發展的時期裏，產品依托的半導體器件的發展將跟不上產品本身迭代更新的速度。由於IC開發通常需要12至18個月，如果製造商堅持為可穿戴市場開發ASIC，很可能導致產品上市時功能並不盡如人意或已然過時。

沒有專為應用優化的微控製器(MCU)和ASSP
，可穿戴設備設計工程師就必須使用通用的MCU或使用來自更成熟應用的高度集成器件
，如來自智能手機
、平板電腦以及其他手持/yidongshebeizhongdeqijian。shangshuzheliangzhongfangshidouweishejigongchengshitigonglegaojichengdudeqianrushijisuanpingtai，wuxuweikaifazhuanyongqijiantourudaliangdeshijianhechengben。bujinruci，henduokaifagongjuheyingyongruanjiandouzhichidaduoshuzhexiexianchengqijian，zheyeshiewaideyoushi。

雖(sui)然(ran)在(zai)可(ke)穿(chuan)戴(dai)應(ying)用(yong)中(zhong)使(shi)用(yong)這(zhe)類(lei)移(yi)動(dong)專(zhuan)用(yong)器(qi)件(jian)可(ke)獲(huo)得(de)諸(zhu)多(duo)優(you)勢(shi)，但(dan)是(shi)設(she)計(ji)工(gong)程(cheng)師(shi)還(hai)是(shi)會(hui)在(zai)設(she)計(ji)過(guo)程(cheng)中(zhong)麵(mian)臨(lin)諸(zhu)多(duo)挑(tiao)戰(zhan)。第(di)一(yi)個(ge)挑(tiao)戰(zhan)是(shi)可(ke)穿(chuan)戴(dai)設(she)備(bei)市(shi)場(chang)的(de)變(bian)化(hua)非(fei)常(chang)快(kuai)，最(zui)初(chu)產(chan)品(pin)中(zhong)所(suo)使(shi)用(yong)的(de)嵌(qian)入(ru)式(shi)計(ji)算(suan)器(qi)件(jian)可(ke)能(neng)不(bu)具(ju)備(bei)相(xiang)關(guan)的(de)接(jie)口(kou)和(he)I/O功能用以支持下一代產品所需的所有新功能。為了跟上市場變化的步伐，設計工程師必須要為產品設計增加擴展電路或尋找功能更強的MCU/ASSP。

第二個挑戰， 也正是更普遍的問題—大部分這些嵌入式計算器件並不具備相關接口用於可穿戴應用中最常用的各類傳感器
、顯示屏和其他I/O器件。在某些情況下
，傳感器或顯示屏的接口不匹配係統的數據總線，或不兼容係統應用處理器使用的格式，這將導致“數字斷裂(DigitalDisconnect)”的發生(圖1)。

圖1：“數字斷裂”常見於大多數CMOS圖像傳感器的LVDS接口和許多常用應用處理器使用的CSI-2 I/O總線之間。

例如，常用於CMOS圖像傳感器的Sub-LVDS接口采用與許多常用應用處理器使用的CSI-2接口不同的數據幀格式(圖1)。此外，器件的接口還可能具備不同數量的串行通道。另一個導致“數字斷裂”的原因是，許多通用MCU具備GPIO以及其他並行接口，其必須要轉換成一種現在大多數傳感器和顯示屏使用的串行格式。此外，可穿戴應用中采用的緊湊封裝MCU的引腳數量太少，限製了其可直接訪問的器件數量。

應用處理器所支持的接口與眾多傳感器和輸出設備所要求的接口之間也存在著“ 功能性鴻溝” 。一個簡單的例子是，可穿戴設備可實現電視機或其他電子產品的紅外遠程控製。而這種情況下，大多數MCU並不具備的LED驅動能力成為了應用處理器和紅外(IR)LED之間的“功能性鴻溝”。

IR編碼器是一種純數字功能，至少從理論上來說可以由MCU的de應ying用yong處chu理li器qi實shi現xian。但dan是shi在zai許xu多duo情qing況kuang中zhong
，這zhe並bing不bu是shi最zui理li想xiang的de解jie決jue方fang案an，因yin為wei實shi時shi編bian碼ma需xu要yao占zhan用yong的de處chu理li器qi資zi源yuan已yi經jing超chao過guo了le係xi統tong能neng夠gou節jie省sheng的de資zi源yuan。並bing且qie，應ying用yong處chu理li器qi在zai編bian碼ma任ren務wu上shang花hua費fei的de額e外wai時shi間jian將jiang導dao致zhi消xiao耗hao過guo多duo有you限xian的de係xi統tong功gong耗hao
，因yin此ci最zui好hao使shi用yong硬ying件jian實shi現xian。
[page]
基於FPGA的解決方案

現在
，FPGA可(ke)提(ti)供(gong)高(gao)性(xing)價(jia)比(bi)的(de)方(fang)式(shi)來(lai)實(shi)現(xian)接(jie)口(kou)間(jian)的(de)橋(qiao)接(jie)以(yi)及(ji)為(wei)現(xian)有(you)的(de)器(qi)件(jian)添(tian)加(jia)新(xin)功(gong)能(neng)並(bing)縮(suo)短(duan)設(she)計(ji)周(zhou)期(qi)。而(er)早(zao)期(qi)的(de)可(ke)編(bian)程(cheng)邏(luo)輯(ji)器(qi)件(jian)相(xiang)對(dui)來(lai)說(shuo)過(guo)於(yu)昂(ang)貴(gui)，並(bing)且(qie)功(gong)耗(hao)驚(jing)人(ren)
，所(suo)以(yi)常(chang)用(yong)來(lai)作(zuo)為(wei)初(chu)代(dai)設(she)計(ji)或(huo)小(xiao)批(pi)量(liang)產(chan)品(pin)的(de)原(yuan)型(xing)設(she)計(ji)工(gong)具(ju)和(he)“膠合”元件。

步入21世紀後，深亞微米工藝和新架構的發展帶動了性能和通用性增強的新型FPGA的實現，並顯著降低了成本和功耗。這使得現在的FPGA能夠在可穿戴電子設備中發揮多種作用。

當然，FPGA仍在其傳統的應用領域中不斷發揮作用，如提供“ 膠合”邏輯、實現基礎功能，包括提供額外的邏輯單元(門電路、鎖存器、觸發器等)
，添加輸入信號調節(電平轉換
、施密特觸發器和反相器)，以及為已有的主機處理器I/O互連提供擴展路徑。

FPGA還能用於實現前文所提到的更複雜的功能。其最簡單的形式是提供橋接功能，如圖2所示，FPGA能解決圖1中展示的傳感器Sub-LVDS接口與應用處理器的CSI-2 I/O總線之間的橋接問題。


在串/並轉換應用中也經常使用基於FPGA的橋接。圖3展示了可編程邏輯器件是怎樣將應用處理器的標準並行總線轉換成現在的可穿戴設備顯示屏最常用的MIPI DSI接口的串行格式的。在該應用中，FPGA負責實現以下功能：

重新定義圖像傳感器的LVDS輸出格式，以匹配應用處理器支持的通道數量和數據速率；

將傳感器的數據時鍾信號傳輸至應用處理器，實現任何所需的信號編碼；

使用可編程邏輯而不是應用處理器有限的機器周期來實現屏幕刷新動作。


橋接功能也可用作基於FPGA的更大係統元件的構建模塊

，如實現圖4中的雙輸入橋接/處理器，它將接收來自2個獨立圖像傳感器的CSI-2串行數據流
，並將其處理為單個CSI-2或並行或HiSPI輸出。根據所選的算法
，可對獨立的數據流進行色彩調整或在時間或空間上進行補償生成單幅3D圖像，或在屏幕坐標空間的不同位置對其單獨顯示產生畫中畫效果。

[page]
FPGA助力節能技術

在前麵的幾個例子中，設計的主要目的是為了增強應用處理器本身的互連或功能。但這些基於FPGA的解決方案還提供了另一個重要的好處：使得MCU或ASSP無需同時執行一個或多個計算密集型任務，從而節省了有限的處理器資源。

但是，在許多情況下，這些設計的功耗降低具有更重要的意義。例如，圖3中的設計包含了一個硬件屏幕刷新功能，其僅需消耗傳統處理器內核所需功率的一小部分。同樣，圖4中的一些小尺寸、低功耗FPGA邏輯器件獨立於主機處理器執行圖像處理任務
，這使得主機處理器大部分時間可處於節能睡眠模式。

下麵探討的許多應用都使用這種節能設計方法，適用於大多數有低功耗需求的可穿戴應用。

FPGA可加速設計升級和新設計實現

可穿戴電子設備發展迅速
，每一代新產品都比上一代添加了更多的功能和特性。在這些應用中，小尺寸、低成本的FPGA經常被用來擴展可穿戴式設備應用處理器的基本功能。
許(xu)多(duo)現(xian)代(dai)的(de)微(wei)控(kong)製(zhi)器(qi)都(dou)有(you)強(qiang)大(da)的(de)計(ji)算(suan)能(neng)力(li)來(lai)管(guan)理(li)傳(chuan)感(gan)器(qi)和(he)處(chu)理(li)其(qi)產(chan)生(sheng)的(de)數(shu)據(ju)，並(bing)將(jiang)它(ta)與(yu)其(qi)他(ta)數(shu)據(ju)流(liu)進(jin)行(xing)整(zheng)合(he)。但(dan)使(shi)用(yong)微(wei)控(kong)製(zhi)器(qi)來(lai)完(wan)成(cheng)這(zhe)些(xie)工(gong)作(zuo)會(hui)占(zhan)用(yong)寶(bao)貴(gui)的(de)I/O資源，並要求處理器長時間處於工作狀態，從而會影響電池壽命。

而FPGA可以用來創建半自主的I/O模塊，能夠從多個傳感器收集數據

，並在沒有處理器幹預的情況下完成其他高級功能。“永遠在線”的低功耗計步器采用3軸加速度計作為主要傳感器，記錄佩戴者的步數，計算所走的距離並測定燃燒的卡路裏以及運動時間。

在該設計中
，一些FPGA邏輯單元被配置用作加速度計的I2C接口和應用處理器SP I/O總線之間的橋接。其他的FPGA功gong能neng塊kuai用yong於yu配pei置zhi和he管guan理li加jia速su度du計ji。可ke編bian程cheng邏luo輯ji也ye可ke以yi用yong於yu處chu理li原yuan始shi的de加jia速su度du計ji數shu據ju，針zhen對dui帶dai有you噪zao聲sheng的de數shu據ju流liu采cai用yong統tong計ji學xue濾lv波bo和he步bu數shu檢jian測ce算suan法fa。FPGA的de另ling一yi部bu分fen功gong能neng是shi用yong來lai緩huan存cun得de到dao的de步bu數shu和he加jia速su度du信xin息xi，直zhi到dao主zhu機ji處chu理li器qi從cong低di功gong耗hao睡shui眠mian狀zhuang態tai喚huan醒xing並bing收shou集ji這zhe些xie數shu據ju。采cai用yong可ke編bian程cheng邏luo輯ji內nei核he來lai執zhi行xing這zhe些xie計ji算suan密mi集ji型xing任ren務wu，可ke使shi應ying用yong處chu理li器qi長chang時shi間jian處chu於yu睡shui眠mian模mo式shi
，從cong而er有you助zhu於yu減jian少shao計ji步bu器qi的de功gong耗hao。通tong過guoFPGA實現這些功能也使設計人員能夠在不影響計步器的性能和精度的情況下
，使用更簡單、更低功耗的微控製器。

FPGA提供可擴展的解決方案

采用FPGA的另一個優點是
，FPGA廠商通常會提供一係列類似的器件
，每個器件有不同的可編程邏輯和I/O組合。使用FPGA作為ASIC的補充或替代，設計工程師可以選擇他們目前所需的邏輯門數量，開發大小合適的解決方案。

由於同一FPGA係列的器件共享參數、特性和開發資源，各種邏輯密度和I/O配置選擇使得製造商可以采取“升級時再購買”的策略
，為現有的設計添加新的功能，或重組現有的功能開發新的產品。由於同一係列器件共享通用的工具鏈和IP庫，設計工程師可以迅速將升級和後續設計從設想變為產品推向市場。

總結

可穿戴設備的標準架構、功能集和專用芯片的缺失為本來就麵臨緊張成本
、功耗和尺寸約束的移動消費電子設計帶來了許多前所未有的挑戰。本文介紹了FPGA能夠通過一些簡單的方法幫助設計工程師解決上述問題
，例如：為現有微控製器、傳感器
、顯示器等之間的接口橋接，為現有的微控製器和ASSP 添加新的互連和功能，以及在某些情況下提供了一種替代ASIC或SoC的選擇。

由於其靈活性、可擴展性和較低的解決方案成本，FPGA為許多類型的產品重新定義了傳統的設計周期，為設計工程師提供了許多超越傳統ASIC的優點。

相關閱讀：

解析：低功耗、可穿戴設備的設計
可穿戴設備麵臨挑戰，生物阻抗電路設計“挑大梁”
可穿戴產品終於有救了：高精度傳感就是“救星”