點評：自動布線必然要占用更大的PCB麵積，同時產生比手動布線多好多倍的過孔，在批量很大的產品中
，PCB廠家降價所考慮的因素除了商務因素外，就是線寬和過孔數量

，它們分別影響到PCB的成品率和鑽頭的消耗數量，節約了供應商的成本，也就給降價找到了理由。

　　

　　

點評：信xin號hao需xu要yao上shang下xia拉la的de原yuan因yin很hen多duo，但dan也ye不bu是shi個ge個ge都dou要yao拉la。上shang下xia拉la電dian阻zu拉la一yi個ge單dan純chun的de輸shu入ru信xin號hao，電dian流liu也ye就jiu幾ji十shi微wei安an以yi下xia，但dan拉la一yi個ge被bei驅qu動dong了le的de信xin號hao，其qi電dian流liu將jiang達da毫hao安an級ji，現xian在zai的de係xi統tong常chang常chang是shi地di址zhi數shu據ju各ge32位，可能還有244/245隔離後的總線及其它信號，都上拉的話，幾瓦的功耗就耗在這些電阻上了。

　　

　　

點評：不用的I/O口如果懸空的話，受外界的一點點幹擾就可能成為反複振蕩的輸入信號了，而MOS器件的功耗基本取決於門電路的翻轉次數。如果把它上拉的話，每個引腳也會有微安級的電流，所以最好的辦法是設成輸出(當然外麵不能接其它有驅動的信號)

　　

　　

點評：FGPA的功耗與被使用的觸發器數量及其翻轉次數成正比，所以同一型號的FPGA在不同電路不同時刻的功耗可能相差100倍。盡量減少高速翻轉的觸發器數量是降低FPGA功耗的根本方法。

　　

　　

點評：對於內部不太複雜的芯片功耗是很難確定的
，它主要由引腳上的電流確定，一個ABT16244，沒有負載的話耗電大概不到1毫安，但它的指標是每個腳可驅動60毫安的負載(如匹配幾十歐姆的電阻)
，即滿負荷的功耗最大可達60*16=960mA
，當然隻是電源電流這麼大

，熱量都落到負載身上了。

　　

　　

點評：大部分存儲器的功耗在片選有效時(不論OE和WE如何)將比片選無效時大100倍以上
，所以應盡可能使用CS來控製芯片
，並且在滿足其它要求的情況下盡可能縮短片選脈衝的寬度。

　　

　　

點評：除了少數特定信號外(如100BASE-T、CML)
，都是有過衝的
，隻要不是很大，並不一定都需要匹配
，即使匹配也並非要匹配得最好。象TTL的輸出阻抗不到50歐姆，有的甚至20歐(ou)姆(mu)，如(ru)果(guo)也(ye)用(yong)這(zhe)麼(me)大(da)的(de)匹(pi)配(pei)電(dian)阻(zu)的(de)話(hua)，那(na)電(dian)流(liu)就(jiu)非(fei)常(chang)大(da)了(le)，功(gong)耗(hao)是(shi)無(wu)法(fa)接(jie)受(shou)的(de)
，另(ling)外(wai)信(xin)號(hao)幅(fu)度(du)也(ye)將(jiang)小(xiao)得(de)不(bu)能(neng)用(yong)，再(zai)說(shuo)一(yi)般(ban)信(xin)號(hao)在(zai)輸(shu)出(chu)高(gao)電(dian)平(ping)和(he)輸(shu)出(chu)低(di)電(dian)平(ping)時(shi)的(de)輸(shu)出(chu)阻(zu)抗(kang)並(bing)不(bu)相(xiang)同(tong)，也(ye)沒(mei)辦(ban)法(fa)做(zuo)到(dao)完(wan)全(quan)匹(pi)配(pei)。所(suo)以(yi)對(dui)TTL
、LVDS、422等信號的匹配隻要做到過衝可以接受即可。

　　

　　

點評：硬件隻是搭個舞台，唱戲的卻是軟件
，總線上幾乎每一個芯片的訪問
、每一個信號的翻轉差不多都由軟件控製的，如果軟件能減少外存的訪問次數(多使用寄存器變量
、多使用內部CACHE等)
、及時響應中斷(中斷往往是低電平有效並帶有上拉電阻)及其它爭對具體單板的特定措施都將對降低功耗作出很大的貢獻。