介紹SDRAM電路設計之前先了解下SDRAM的尋址原理。SDRAM內(nei)部(bu)是(shi)一(yi)個(ge)存(cun)儲(chu)陣(zhen)列(lie)，可(ke)以(yi)把(ba)它(ta)想(xiang)象(xiang)成(cheng)一(yi)個(ge)表(biao)格(ge)
，和(he)表(biao)格(ge)的(de)檢(jian)索(suo)原(yuan)理(li)一(yi)樣(yang)，先(xian)指(zhi)定(ding)行(xing)，再(zai)指(zhi)定(ding)列(lie)，就(jiu)可(ke)以(yi)準(zhun)確(que)找(zhao)到(dao)所(suo)需(xu)要(yao)的(de)存(cun)儲(chu)單(dan)元(yuan)
，這(zhe)是(shi)內(nei)存(cun)芯(xin)片(pian)尋(xun)址(zhi)的(de)基(ji)本(ben)原(yuan)理(li)，這(zhe)個(ge)表(biao)格(ge)稱(cheng)為(wei)邏(luo)輯(ji)Bank。由於技術、成本等原因，不可能隻做一個全容量的Bank，而且由於SDRAM工作原理限製，單一的Bank會造成非常嚴重的尋址衝突，大幅降低內存效率，所以在SDRAM內部分割成多個Bank，目前的SDRAM基本都是4個Bank。存儲陣列示意如圖1所示：

圖1　SDRAM存儲陣列示意圖

圖2　SDRAM引腳配置方案

 

圖2是S3C2440A手冊提供的SDRAM bank地址的配置方案，維護係統使用的SDRAM是HY57V561620FTP-H，它的規格是4*4M*16bit（使用兩片是為了配置成32位的總線寬度），BANK大小是4M*16=64MB，總線寬度是32位，器件大小是4*BANK大小=256Mb，寄存器配置就是（4M*16*4B）*2，根據圖2可知，SDRAM上的BANK地址引腳（BA[1:0]）與S3C2440的A[25:24]相連。

圖3 S3C2440A控製地址總線連接

 

圖3是寄存器控製地址總線連接方式，我們使用2片SDRAM配置成32位的總線寬度

，所以SDRAM上的A[12:0]接到S3C2440的A[14:2]引腳。具體的SDRAM電路連接如圖4所示：

圖4　SDRAM電路連接圖

 

SDRAM的地址引腳是複用的，在讀寫SDRAMcunchudanyuanshi，caozuoguochengshijiangduxiedizhifenliangcishurudaoxinpianzhong，meiyiciyoutongyizudizhixiansongru
，liangcisongrudaoxinpianshangqudedizhifenbiechengweixingdizhiheliedizhi，tamenbeisuocundaoxinpianneibudexingdizhisuocunqiheliedizhisuocunqi。xiamianshigaixinpiandebufenxinhaoshuoming：

 

nSRAS：SDRAM行地址選通信號

 

nSCAS：SDRAM列地址選通信號

 

nSCS：SDRAM芯片選擇信號（選用Bank6作為sdram空間，也可以選擇Bank7）

 

nWBE[3:0]：SDRAM數據屏蔽信號

 

SCLK0[1]：SDRAM時鍾信號

 

SCKE：SDRAM時鍾允許信號

 

LDATA[0:31]:32位數據信號

 

LADDR［2:14］：行列地址線

 

LADDR[25:24]：bank選擇線