1)使用synplify pro對硬件描述語言編譯並生成netlist

綜合前要注意對器件的選擇，方法是在project－>implementation option中對要下載的器件和網表的生成情況進行選擇。綜合後的網表有兩種： RTL級網表和門級網表（gate netlist），通過對網表的分析可以對設計的實現方式有初步的了解，並分析其中的錯誤和不合理的地方
，另外還可以對關鍵路徑的delay和slack進行分析。

使用synplify pro要先新建工程，注意修改工作目錄，然後添加所要編譯的文件，要注意top文件要最後一個添加

，這樣才可以保證生成的文件是以top文件來命名的

2)使用modelsim進行功能仿真

導入源程序和testbench進行仿真，並保存波形文件（.wlf）

3)使用quartusⅡ根據netlist進行布線，並進行時序分析

在使用quartusⅡ前要做一些必要的設置，在assignments－>eda tools setting中的simulation中選擇modelsim，並選擇選項run this tools automatically after compilation。如果沒有提前做這些設置
，可以quartus做完編譯布線後，做同樣的設置，然後運行EDA netlist writer和eda simulation tool

在使用synplify pro得到滿意的netlist後
，可以在synplify pro中通過option－> quartusⅡ直接調用quartusⅡ，quartusⅡ對synplify pro生成的.vqm文件進行編譯，布線。然後根據設計要求進行時序分析和引腳調整。

4)使用modelsim進行布線後仿真

由於quartusⅡ提前做了設置，因此在編譯布線完成後，會在工作目錄下生成modelsim仿真所需要的文件和庫（modelsim_work），在modelsim中將產生的文件和庫所在的文件夾設置為當前目錄
，modelsim_work庫會自動導入，新建工程會提示所使用的modelsim.ini文件
，應使用quartus生成的
，然後導入文件（包括testbench），進行編譯，仿真的時候在library中添加modelsim_work庫
，在sdf選項中可以添加quartus生成的延遲信息文件.sdo，注意作用域的選擇，如果testbench中調用被測試模塊的語句是send3a tb
，那麼作用域應該寫tb

，在option選擇中可以選擇是否看代碼覆蓋率。另外，還可以將布線後的仿真結果與功能仿真的結果進行對比。下圖就是小型Soc中send3a模塊前後仿真的對比圖

從圖中可以看出
，除了有一定的延遲外
，輸出波形不變。

5)將quartus的波形轉化成testbench的方法：

畫好波形後
，通過file－>export可以將波形輸出到quatus的工作目錄
，verilog語言擴展名為.vt，修改為.v後可以在modelsim中使用，需要說明的是如果波形中包括輸出端口的話
，輸出的testbench包含三個模塊
，一般情況下，隻需將輸入波形畫好後
，輸出到testbench

實際上,我們可以看出,整個過程實際就是: 代碼編寫--->功能仿真---->綜合---->布局,布線---->門級仿真----->下載------>板子調試

這樣一看,原來HDL設計流程其實也很明了和簡單..不是嗎??

相關閱讀：

工程師入門首選：FPGA學習中必須注意的要點
網友探討：FPGA電源設計適合並行工程嗎？
專家支招：如何為FPGA工程師節省十倍開發時間