速率高達數Gbps的高速SerDes收發器已經開始作為高端FPGA的de標biao配pei了le，但dan它ta們men大da都dou用yong在zai係xi統tong設she計ji中zhong。這zhe是shi因yin為wei當dang它ta們men工gong作zuo時shi，它ta們men隻zhi靠kao少shao數shu的de幾ji個ge連lian接jie在zai很hen短duan時shi間jian內nei就jiu把ba大da量liang數shu據ju從cong這zhe兒er搬ban到dao那na兒er，這zhe簡jian直zhi太tai有you用yong了le。正zheng因yin為wei它ta們men是shi如ru此ci有you用yong，這zhe些xie方fang便bian
、高速的I/ O端口甚至已經出現在一些低端的可編程器件上，包括賽靈思的Zynq All Programmable SoC
、Artix-7 FPGA以及Spartan-6 FPGA。

 在這段視頻中
，賽靈思收發器技術營銷經理Martin Gilpatric討論了一些在開發數Gbps連接係統時要經曆的挑戰
，這些挑戰包括隨頻率提升
、短截線和連接器（會導致阻抗微擾、反射）帶來的信道損耗，他也談到你需要學習什麼新的設計工具幫你分析和優化你設計中的高速連接，該視頻還為您提供了幾個能尋找到更多設計幫助的網址。

【相關閱讀】

菜鳥必看！學習FPGA常見的四大誤區
Xilinx成熟的7係列FPGA生態係統亮相X-fest 2012
Altera推出10代FPGA和SoC，最高節省70%功耗