分辨率，可能是最易被誤解的技術指標，它表示輸出位數，但不提供性能數據。部分數據手冊會列出有效位數(ENOB)，它使用實際SNR測量來計算轉換器的有效性。一種更加有用的轉換器性能指標是噪聲頻譜密度(NSD)，單位為dBm/Hz或。NSD可以通過已知的采樣速率、輸入範圍、SNR和輸入阻抗計算得出(dBm/Hz)。已知這些參數，便可選擇一款轉換器來匹配前端電路的模擬性能，這種選擇ADC的方法比僅僅列出分辨率更有效。

許多用戶還會考慮雜散和諧波性能，這些都與分辨率無關，但轉換器設計人員一般要調整他們的設計，使諧波與分辨率相一致。

電源抑製(PSR)測量電源紋波如何與ADC輸入耦合，顯現在其數字輸出上。如果PSR有限，相對於輸入電平
，電源線上的噪聲將僅會受到30至50 dB的抑製。

一般而言
，電源上的無用信號與轉換器的輸入範圍相關。例如，如果電源上的噪聲是20 mV rms ，而轉換器輸入範圍是0.7 Vrms，，則輸入上的噪聲是–31 dBFS。如果轉換器的PSR為 30 dB，則相幹噪聲會在輸出中顯現為一條–61 dBFS譜線。在確定電源將需要多少濾波和去耦時

，PSR尤其有用
，PSR在醫療應用或工業應用等高噪聲環境中非常重要。


共模抑製(CMR)測量共模信號存在時所引起的差模信號。許多ADC采用差分輸入來實現對共模信號的高抗擾度，因為差分輸入結構本身能抑製偶數階失真產物。

與PSR一樣，電源紋波、接地層上產生的高功率信號
、混頻器和RF濾波器的RF泄漏以及能夠產生高電場和磁場的應用會引入共模信號，雖然許多轉換器未規定CMR，但他們通常具有50至80 dB的CMR。

時鍾相關技術指標，盡管比較重要

，但並不總是作出規定，而且可能難以確定。


時鍾壓擺率是(shi)實(shi)現(xian)額(e)定(ding)性(xing)能(neng)所(suo)需(xu)的(de)最(zui)小(xiao)壓(ya)擺(bai)率(lv)。多(duo)數(shu)轉(zhuan)換(huan)器(qi)在(zai)時(shi)鍾(zhong)緩(huan)衝(chong)器(qi)上(shang)有(you)足(zu)夠(gou)的(de)增(zeng)益(yi)，以(yi)確(que)保(bao)采(cai)樣(yang)時(shi)刻(ke)界(jie)定(ding)明(ming)確(que)，但(dan)如(ru)果(guo)壓(ya)擺(bai)率(lv)過(guo)低(di)使(shi)得(de)采(cai)樣(yang)時(shi)刻(ke)很(hen)不(bu)確(que)定(ding)，將(jiang)產(chan)生(sheng)過(guo)量(liang)噪(zao)聲(sheng)。如(ru)果(guo)規(gui)定(ding)最(zui)小(xiao)輸(shu)入(ru)壓(ya)擺(bai)率(lv)
，用(yong)戶(hu)應(ying)滿(man)足(zu)該(gai)要(yao)求(qiu)，以(yi)確(que)保(bao)額(e)定(ding)噪(zao)聲(sheng)性(xing)能(neng)。

孔徑抖動是ADC的內部時鍾不確定性。ADC的噪聲性能受內部和外部時鍾抖動限製。

在(zai)典(dian)型(xing)的(de)數(shu)據(ju)手(shou)冊(ce)中(zhong)，孔(kong)徑(jing)抖(dou)動(dong)僅(jin)限(xian)轉(zhuan)換(huan)器(qi)。外(wai)部(bu)孔(kong)徑(jing)抖(dou)動(dong)以(yi)均(jun)方(fang)根(gen)方(fang)式(shi)與(yu)內(nei)部(bu)孔(kong)徑(jing)抖(dou)動(dong)相(xiang)加(jia)。對(dui)於(yu)低(di)頻(pin)應(ying)用(yong)
，抖(dou)動(dong)可(ke)能(neng)並(bing)不(bu)重(zhong)要(yao)
，但(dan)隨(sui)著(zhe)模(mo)擬(ni)頻(pin)率(lv)的(de)增(zeng)加(jia)，由(you)抖(dou)動(dong)引(yin)起(qi)的(de)噪(zao)聲(sheng)問(wen)題(ti)變(bian)得(de)越(yue)來(lai)越(yue)明(ming)顯(xian)。如(ru)果(guo)不(bu)使(shi)用(yong)充(chong)足(zu)的(de)時(shi)鍾(zhong)，性(xing)能(neng)將(jiang)比(bi)預(yu)期(qi)要(yao)差(cha)。

chuyouyushizhongdoudongerzengjiadezaoshengyiwai

，shizhongxinhaozhongyushizhongbucunzaixieboguanxidepuxianyejiangxianxianweishuzihuashuchudeshizhen。yinci，shizhongxinhaoyingjuyoujinkenenggaodepinpuchundu。

孔徑延遲是采樣信號的應用與實際進行輸入信號采樣的時刻之間的時間延遲。此時間通常為納秒或更小，可能為正、為負或甚至為零。除非知道精確的采樣時刻非常重要，否則孔徑延遲並不重要。

轉換時間和轉換延遲是兩個密切相關的技術指標。轉換時間一般適用於逐次逼近型轉換器(SAR)，zheleizhuanhuanqishiyonggaoshizhongsulvchulishuruxinhao

，shuruxinhaochuxianzaishuchushangdeshijianmingxianwanyuzhuanhuanmingling，danzaoyuxiayigezhuanhuanmingling。zhuanhuanminglingyuzhuanhuanwanchengzhijiandeshijianchengweizhuanhuanshijian。

轉換延遲通常適用於流水線式轉換器。作為測量用於產生數字輸出的流水線（內部數字級）數目的技術指標，轉換延遲通常用流水線延遲來規定。通過將此數目乘以應用中使用的采樣周期，可計算實際轉換時間。

喚醒時間
，weilejiangdigonghaominganxingyingyongdegonghao，qijiantongchangzaixiangduibuyongqijianguanduan，zheyangzuoqueshikeyijieshengdalianggonghao

，danqijianzhongxinqidongshi，neibujizhundianyayuandewendingyijineibushizhongdegongnenghuifudouxuyaoyidingdeshijian
，cishizhuanhuandeshujujiangbumanzujishuzhibiao。

輸出負載
，同所有數字輸出器件一樣，ADC，尤其是CMOS輸出器件
，規定輸出驅動能力。出於可靠性的原因
，知道輸出驅動能力比較重要，但最佳性能一般是在未達到完全驅動能力時。

在(zai)高(gao)性(xing)能(neng)應(ying)用(yong)中(zhong)，重(zhong)要(yao)的(de)是(shi)，將(jiang)輸(shu)出(chu)負(fu)載(zai)降(jiang)至(zhi)最(zui)低(di)，並(bing)提(ti)供(gong)適(shi)當(dang)的(de)去(qu)耦(ou)和(he)優(you)化(hua)布(bu)局(ju)

，以(yi)盡(jin)可(ke)能(neng)降(jiang)低(di)電(dian)源(yuan)上(shang)的(de)壓(ya)降(jiang)。為(wei)了(le)避(bi)免(mian)此(ci)類(lei)問(wen)題(ti)發(fa)生(sheng)
，許(xu)多(duo)轉(zhuan)換(huan)器(qi)都(dou)提(ti)供(gong)LVDS輸出。LVDS具有對稱性

，因此可以降低開關電流並提高總體性能。如果可以，應該使用LVDS輸出以確保最佳性能。

未規定標準，一個至關重要的未規定項目是PCB布(bu)局(ju)。雖(sui)然(ran)可(ke)規(gui)定(ding)內(nei)容(rong)的(de)不(bu)多(duo)，但(dan)它(ta)會(hui)顯(xian)著(zhu)影(ying)響(xiang)轉(zhuan)換(huan)器(qi)的(de)性(xing)能(neng)。例(li)如(ru)，如(ru)果(guo)應(ying)用(yong)未(wei)能(neng)采(cai)用(yong)充(chong)足(zu)的(de)去(qu)耦(ou)電(dian)容(rong)，就(jiu)會(hui)存(cun)在(zai)過(guo)多(duo)的(de)電(dian)源(yuan)噪(zao)聲(sheng)。由(you)於(yu)PSR有限

，電源上的噪聲會耦合到模擬輸入中
，並破壞數字輸出頻譜，如圖3所示。



全文內容點擊下載：http://m.0-fzl.cn/whitepaper/download/id/936