意法半導體、Soitec與CMP 共同宣布，現在大學院校
、研究實驗室和設計企業可通過CMP的矽中介服務使用意法半導體的CMOS 28納米全耗盡型絕緣層上矽（FD-SOI）製程進行工程流片，意法半導體的新製程采用Soitec公司開發的創新型矽襯底。隨著首批商用晶圓即將下線
，意法半導體正在將這項製程下放給第三方芯片製造商。

CMP的產品目錄中列有意法半導體28納米FD-SOI CMOS製程,代表著雙方在此前的合作上取得了顯著成功，意法半導體與CMP合作為大學和設計企業提供流片服務，讓他們能夠使用意法半導體的上一代CMOS 工藝設計芯片，包括45納米（2008年發布）、65納米（2006年發布）、90納米（2004年發布）和130納米（2003年發布）。CMP的客戶還可選用意法半導體的65納米和130納米SOI（絕緣層上矽）以及130納米SiGe製程。例如，170家大學和企業已獲得意法半導體90納米CMOS 製程設計規則和工具，200餘家大學和企業已獲得意法半導體65納米體效應和SOI CMOS製程設計規則和工具。

CMP自2011年起開始提供意法半導體28納米CMOS體效應技術，約60所大學和微電子企業已獲得設計規則和工具，16款集成電路（IC）現已製造。

CMP總監Bernard Courtois表示：“人們對使用這些製程設計IC的具有濃厚興趣，約300個項目設計已采用90納米製程（2009年退市），300餘個項目設計已采用65納米體效應製程。此外，采用65納米SOI的設計項目已超過60個
，值得一提地是，在歐洲、美國、加拿大和亞洲，很多知名大學已從意法半導體與 CMP的合作中受益。”

通過使用CMP多項目晶圓服務，學術組織和設計企業可獲得少量的從數十片到數千片的先進IC。28納米FD-SOI CMOS製程成本固定在18,000 €/mm2，最少訂購1mm2。

意法半導體主管設計實現和服務部的公司執行副總裁Philippe Magarshack表示：“隨著首批采用FD-SOI製程的項目設計已上線
，目前正是向研究領域推出這項技術的時機。我們的FD-SOI製程支持現有設計快速且輕鬆地移植到FD-SOI平ping台tai，實shi現xian低di功gong耗hao和he高gao性xing能neng的de雙shuang重zhong好hao處chu。此ci外wai，確que保bao大da學xue院yuan校xiao能neng夠gou使shi用yong我wo們men的de先xian進jin技ji術shu將jiang有you助zhu於yu吸xi引yin最zui優you秀xiu的de青qing年nian工gong程cheng師shi
，這zhe是shi我wo們men保bao持chi長chang期qi技ji術shu領ling導dao者zhe承cheng諾nuo的de一yi部bu分fen。”

Soitec全球戰略業務發展高級副總裁Steve Longoria表示：“我們與意法半導體和CMP的合作夥伴關係是Soitec支持FD-SOI生sheng態tai係xi統tong和he先xian進jin技ji術shu用yong戶hu不bu斷duan擴kuo大da

，向xiang開kai放fang市shi場chang提ti供gong差cha異yi化hua材cai料liao解jie決jue方fang案an的de承cheng諾nuo的de另ling一yi個ge範fan例li。這zhe個ge合he作zuo夥huo伴ban關guan係xi為wei大da學xue和he其qi它ta客ke戶hu提ti供gong了le可ke靠kao的de下xia一yi代dai集ji成cheng電dian路lu開kai發fa測ce試shi途tu徑jing
，我wo們men將jiang會hui看kan到dao基ji於yuSoitec的FD- SOI 材料的創新產品。”