中心議題：

• 介紹如何準確地估算某個時鍾源的抖動
• 該組合抖動將用於計算ADC的SRN
• 介紹時鍾信號轉換速率的優化

解決方案：

• 確定采樣時鍾抖動
• 確定正確的整合下/下限
• 將該組合抖動將用於計算ADC的SRN與實際結果對比

新型的高速 ADC 都具備高模擬輸入帶寬（約為最大采樣頻率的 3 到 6 倍），因此它們可以用於許多欠采樣應用中。ADC 設she計ji的de最zui新xin進jin展zhan極ji大da地di擴kuo展zhan了le可ke用yong輸shu入ru範fan圍wei，這zhe樣yang係xi統tong設she計ji人ren員yuan便bian可ke以yi去qu掉diao至zhi少shao一yi個ge中zhong間jian頻pin率lv級ji，從cong而er降jiang低di成cheng本ben和he功gong耗hao。在zai欠qian采cai樣yang接jie收shou機ji設she計ji中zhong必bi須xu要yao特te別bie注zhu意yi采cai樣yang時shi鍾zhong，因yin為wei在zai一yi些xie高gao輸shu入ru頻pin率lv下xia時shi鍾zhong抖dou動dong會hui成cheng為wei限xian製zhi信xin噪zao比bi (SNR) 的主要原因。

本係列文章共有三部分，“第 1 部分”重點介紹如何準確地估算某個時鍾源的抖動，以及如何將其與 ADC 的孔徑抖動組合。在“第 2 部分”中，該組合抖動將用於計算 ADC 的 SRN，然後將其與實際測量結果對比。“第 3 部分”將介紹如何通過改善 ADC 的孔徑抖動來進一步增加 ADC 的 SNR
，並會重點介紹時鍾信號轉換速率的優化。

采樣過程回顧

根據 Nyquist-Shannon 采樣定理
，如果以至少兩倍於其最大頻率的速率來對原始輸入信號采樣，則其可以得到完全重建。假設以 100 MSPS 的速率對高達 10MHz 的輸入信號采樣，則不管該信號是位於 1 到 10MHz 的基帶（首個Nyquist 區域）
，還是在 100 到 110MHz 的更高 Nyquist 區域內欠采樣，都沒關係（請參見圖 1）。在更高（第二個、第三個等）Nyquist 區域中采樣，一般被稱作欠采樣或次采樣。然而


，在 ADC 前麵要求使用抗混疊過濾，以對理想 Nyquist 區域采樣，同時避免重建原始信號過程中產生幹擾。
 

圖 1 100MSPS 采樣的兩個輸入信號顯示了混疊帶來的相同采樣點

時域抖動

仔細觀察某個采樣點，可以看到計時不準（時鍾抖動或時鍾相位噪聲）是如何形成振幅變化的。由於高 Nyquist 區域（例如
，f1 = 10 MHz 到 f2 = 110 MHz）欠采樣帶來輸入頻率的增加
，固定數量的時鍾抖動自理想采樣點產生更大數量的振幅偏差（噪聲）。另外，圖 2 表biao明ming時shi鍾zhong信xin號hao自zi身shen轉zhuan換huan速su率lv對dui采cai樣yang時shi間jian的de變bian化hua產chan生sheng了le影ying響xiang。轉zhuan換huan速su率lv決jue定ding了le時shi鍾zhong信xin號hao通tong過guo零ling交jiao叉cha點dian的de快kuai慢man。換huan句ju話hua說shuo，轉zhuan換huan速su率lv直zhi接jie影ying響xiang ADC 中時鍾電路的觸發閾值。
 

圖 2 時鍾抖動形成更多快速輸入信號振幅誤差

[page]
如果 ADC 的內部時鍾緩衝器上存在固定數量的熱噪聲，則轉換速率也轉換為計時不準，從而降低了 ADC 的固有窗口抖動。如圖 3 所示
，窗口抖動與時鍾抖動（相位噪聲）沒有一點關係，但是這兩種抖動分量在采樣時間組合在一起。圖 3 還表明窗口抖動隨轉換速率降低而增加。轉換速率一般直接取決於時鍾振幅。

時鍾抖動導致的 SNR 減弱

有幾個因素會限製 ADC 的 SNR，例如：量化噪聲（管線式轉換器中一般不明顯）
、熱噪聲（其在低輸入頻率下限製 SNR），以及時鍾抖動（SNRJitter）（請參見下麵方程式 1）。SNRJitter 部分受到輸入頻率 fIN（取決於 Nyquist 區域）的限製
，同時受總時鍾抖動量 tJitter 的限製，其計算方法如下：


SNRJitter[dBc]=-20×log(2π×fIN×tJitter)(2)

正如我們預計的那樣，利用固定數量的時鍾抖動
，SNR 隨輸入頻率上升而下降。圖 4 描述了這種現象

，其顯示了 400 fs 固定時鍾抖動時一個 14 位管線式轉換器的 SNR。如果輸入頻率增加十倍，例如：從 10MHz 增加到 100MHz，則時鍾抖動帶來的最大實際 SNR 降低 20dB。

如前所述，限製 ADC SNR 的另一個主要因素是 ADC 的熱噪聲

，其不隨輸入頻率變化。一個 14 位管線式轉換器一般有 ~70 到 74 dB 的熱噪聲，如圖 4 所示。我們可以在產品說明書中找到 ADC 的熱噪聲

，其相當於最低指定輸入頻率（本例中為 10MHz）的 SNR，其中時鍾抖動還不是一個因素。

讓我們來對一個具有 400 fs 抖動時鍾電路和 ~73 dB 熱噪聲的 14 位 ADC 進行分析。低輸入頻率（例如：10MHz 等）下，該 ADC 的 SNR 主要由其熱噪聲定義。由於輸入頻率增加，400-fs 時鍾抖動越來越占據主導，直到 ~300 MHz 時完全接管。盡管相比 10MHz 的 SNR，100MHz 輸入頻率下時鍾抖動帶來的 SNR 每十倍頻降低 20dB
，但是總 SNR 僅降低 ~3.5 dB（降至 69.5dB），因為存在 73-dB 熱噪聲（請參見圖 5）：
 
現在，很明顯
，如果 ADC 的熱噪聲增加
，對高輸入頻率采樣時時鍾抖動便非常重要。例如，一個 16 位 ADC 具有 ~77 到 80 dB 的熱噪聲層。根據圖 4 所示曲線圖
，為了最小化 100MHz 輸入頻率 SNR 的時鍾抖動影響，時鍾抖動需為大約 150 fs 或更高。

確定采樣時鍾抖動

如前所述，采樣時鍾抖動由時鍾的計時不準（相位噪聲）和 ADC 的窗口抖動組成。這兩個部分結合組成如下：

我們在產品說明書中可以找到 ADC 的孔徑口抖動 (aperture jitter)。這一值一般與時鍾振幅或轉換速率一起指定
，記住這一點很重要。低時鍾振幅帶來低轉換速率
，從而增加窗口抖動。
[page]
時鍾輸入抖動

時鍾鏈（振蕩器、時鍾緩衝器或 PLL）中器件的輸出抖動一般規定在某個頻率範圍內，該頻率通常偏離於基本時鍾頻率 10 kHz 到 20 MHz（單位也可以是微微秒或者繪製成相位噪聲圖），可以將其整合到一起獲取抖動信息。但是
，低端的 10kHz 和高端的 20MHz 有時並非正確的使用邊界，因為它們調試依賴於其他係統參數，我們將在後麵進行詳細介紹。圖 6 描述了設置正確整合限製的重要性，圖中的相位噪聲圖以其每十倍頻抖動內容覆蓋。我們可以看到，如果將下限設定為 100-Hz 或 10kHz 偏移
，則產生的抖動便極為不同。同樣地
，例如

，設置上整合限製為 10 或 20MHz，可得到相比 100MHz 設置極為不同的結果。
 

圖 5 產生的 ADC SNR 受熱噪聲和時鍾抖動的限製

圖 6 每十倍頻計算得到的時鍾相位噪聲抖動影響

確定正確的整合下限

在采樣過程中
，輸入信號與采樣時鍾信號混頻在一起，包括其相位噪聲。當進行輸入信號 FFT 分析時
，主 FFT 容器 (bin) 集中於輸入信號。采樣信號周圍的相位噪聲（來自時鍾或輸入信號）決定了鄰近主容器的一些容器的振幅，如圖 7 所示。因此，小於 1/2 容器尺寸的偏頻的所有相位噪聲都集中於輸入信號容器中，且未增加噪聲。因此

，相位噪聲整合帶寬下限應設定為 1/2 FFT 容器尺寸。 FFT 容器尺寸計算方法如下：

為了進一步描述該點，我們利用兩個不同的FFT尺寸—131,072 和 1,048,576 點，使用 ADS54RF63 進行實驗。采樣速率設定為 122.88MSPS，而圖 8 則顯示了時鍾相位噪聲。我們將一個 6-MHz、寬帶通濾波器添加到時鍾輸入，以限製影響抖動的寬帶噪聲數量。選擇 1-GHz 輸入信號的目的是確保 SNR 減弱僅由於時鍾抖動。圖 8 表明兩個 FFT 尺寸的 1/2 容器尺寸到 40MHz 相位噪聲整合抖動結果都極為不同
，而“表 1”的 SNR 測量情況也反映這種現象。
 

圖 7 近區相位噪聲決定主容器附近 FFT 容器的振幅

[page]
設置正確的整合上限

圖 6 所示相位噪聲圖抖動貢獻量為 ~360 fs，其頻率偏移為 10 到 100MHz 之間。這比 100Hz 到 10MHz 之間偏移的所有 ~194 fs 抖動貢獻值要大得多。因此，所選整合上限可極大地影響計算得到的時鍾抖動
，以及預計SNR匹配實際測量的好壞程度。

要確定正確的限製，您必須記住采樣過程中非常重要的事情是：來lai自zi其qi他ta尼ni奎kui斯si特te區qu域yu的de時shi鍾zhong信xin號hao偽wei帶dai內nei噪zao聲sheng和he雜za散san

，正zheng如ru其qi出chu現xian在zai輸shu入ru信xin號hao時shi表biao現xian的de那na樣yang。因yin此ci，如ru果guo時shi鍾zhong輸shu入ru的de相xiang位wei噪zao聲sheng不bu受shou頻pin帶dai限xian製zhi，同tong時shi沒mei有you高gao頻pin規gui律lv性xing衰shuai減jian，則ze整zheng合he上shang限xian由you變bian壓ya器qi（如果使用的話）帶寬和 ADC 自身的時鍾輸入設定。一些情況下，時鍾輸入帶寬可以非常大；例如，ADS54RF63 具有 ~2 GHz 的時鍾輸入帶寬，旨在允許高時鍾轉換速率的高階諧波。

若想要驗證時鍾相位噪聲是否需要整合至時鍾輸入帶寬，則需建立另一個實驗。ADS54RF63 再次工作在 122.88 MSPS
，其輸入信號為 1GHz，以確保 SNR 抖動得到控製。我們利用一個 RF 放大器
，生成 50MHz 到 1GHz 的寬帶白噪聲

，並將其添加至采樣時鍾
，如圖 9 所示。之後
，我們使用幾個不同低通濾波器 (LPF) 來限製添加至時鍾信號的噪聲量。

ADS54RF63 的時鍾輸入帶寬為 ~2 GHz，但由於 RF 放大器和變壓器都具有 ~1 GHz 的 3-dB帶寬，因此有效 3-dB 時鍾輸入帶寬被降低至 ~500 MHz。“表 2”所示測得 SNR 結果證實，就本裝置而言，實際時鍾輸入帶寬約為 500MHz。圖 10 所示 FFT 對比圖進一步證實了 RF 放大器的寬帶噪聲限製了噪聲層，並降低了 SNR。

該gai實shi驗yan表biao明ming，時shi鍾zhong相xiang位wei噪zao聲sheng必bi需xu非fei常chang低di或huo者zhe帶dai寬kuan有you限xian，較jiao為wei理li想xiang的de情qing況kuang是shi通tong過guo一yi個ge很hen窄zhai的de帶dai通tong濾lv波bo器qi。否fou則ze，由you係xi統tong時shi鍾zhong帶dai寬kuan設she定ding的de整zheng合he上shang限xian會hui極ji大da降jiang低di ADC 的 SNR。

 
結論

本文介紹了如何準確地估算采樣時鍾抖動
，以及如何計算正確的上下整合邊界。“第 2 部分”將會介紹如何使用這種估算方法來推導 ADC 的 SNR，以及所得結果與實際測量結果的對比情況。