電子設備中電磁幹擾的來源
　　
　　模mo擬ni和he數shu字zi電dian路lu擁yong有you獨du立li的de電dian源yuan和he地di線xian通tong路lu，盡jin量liang加jia寬kuan這zhe兩liang部bu分fen電dian路lu的de電dian源yuan與yu地di線xian，或huo采cai用yong分fen開kai的de電dian源yuan層ceng與yu接jie地di層ceng，以yi便bian減jian小xiao電dian源yuan與yu地di線xian回hui路lu的de阻zu抗kang，減jian小xiao任ren何he可ke能neng在zai電dian源yuan與yu地di線xian回hui路lu中zhong的de幹gan擾rao電dian壓ya。
　　單獨工作的PCBdemonidiheshuzidikezaixitongjiedidianfujindandianhuijie，rudianyuandianyayizhi，moniheshuzidianludedianyuanzaidianyuanrukoudandianhuijie

，rudianyuandianyabuyizhi
，zailiangdianyuanjiaojinchubing-1～2μf的電容
，給兩電源問的信號返回電流提供通路。
　　lixiangdedixianshiyigelingzukang，lingdianweidewulishiti，tabujinshixinhaodecankaodian，erqiedianliuliuguoshibuhuichanshengdianyajiang。zaishijidedianqidianzishebeizhong，zhezhonglixiangdixianshibucunzaide，dangdianliuliuguodixianshibiranhuichanshengdianyajiang。jucikegenjudixianzhongganraoxingchengjilikeguijieweiyixialiangdian
，diyi，jianxiaodizukanghedianyuankuixianzukang。dier
，zhengquexuanzejiedifangshihezugedihuanlu，anjiedifangshilaifenyouxuanfudi、單點接地
、多點接地
、混合接地。如果敏感線的幹擾主要來自外部空間或係統外殼，此時可采用懸浮地的方式加以解決
，但是懸浮地設備容易產PCB元器件布局要求

　　抑製線間的電磁耦合
　　
　　減小幹擾源和敏感電路的環路麵積。最好的辦法是使用雙絞線和屏蔽線，讓信號線與接地線(或載流回路)扭絞在一起
，以便使信號與接地線(或載流回路)之間的距離最近；增大線間的距離，使得幹擾源與受感應的線路之間的互感盡可能地小
；如有可能，使得幹擾源的線路與受感應的線路呈直角(或接近直角)布線
，這樣可大大降低兩線路間的耦合
； 生靜電積累，當電荷達到一定程度後，會產生靜電放電，所以懸浮地不宜用於一般的電子設備。
其他一些降低噪聲與電磁幹擾的方法
　　
　　(1)用地線將時鍾區圈起來，時鍾線盡量短。
　　(2)盡量為繼電器等提供某種形式的阻尼。
　　(3)使用滿足係統要求的最低頻率時鍾。
　　(4)時鍾產生器盡量靠近到用該時鍾的器件。石英晶體振蕩器外殼要接地。
　　(5)I／O驅(qu)動(dong)電(dian)路(lu)盡(jin)量(liang)靠(kao)近(jin)印(yin)刷(shua)板(ban)邊(bian)，讓(rang)其(qi)盡(jin)快(kuai)離(li)開(kai)印(yin)刷(shua)板(ban)。對(dui)進(jin)入(ru)印(yin)製(zhi)板(ban)的(de)信(xin)號(hao)要(yao)加(jia)濾(lv)波(bo)

，從(cong)高(gao)噪(zao)聲(sheng)區(qu)來(lai)的(de)信(xin)號(hao)也(ye)要(yao)加(jia)濾(lv)波(bo)，同(tong)時(shi)用(yong)串(chuan)終(zhong)端(duan)電(dian)阻(zu)的(de)辦(ban)法(fa)，減(jian)小(xiao)信(xin)號(hao)反(fan)射(she)。
　　(6)閑置不用的門電路輸入端不要懸空
，閑置不用的運放正輸入端接地，負輸入端接輸出端。
　　(7)印製板盡量使用45度折線而不用90度折線布線以減小高頻信號對外的發射與耦合。
　　(8)時鍾、總線、片選信號要遠離I／O線和接插件。
　　(9)模擬電壓輸入線
、參考電壓端要盡量遠離數字電路信號線，特別是時鍾。
　　對A／D類器件
，數字部分與模擬部分寧可統一下也不要交叉。
　　(10)石英晶體下麵以及對噪聲敏感的器件下麵不要走線。

電dian磁ci幹gan擾rao廣guang泛fan存cun在zai於yu各ge類lei電dian子zi電dian氣qi設she備bei中zhong，各ge種zhong電dian子zi電dian氣qi設she備bei在zai工gong作zuo時shi或huo多duo或huo少shao都dou會hui向xiang外wai發fa射she電dian磁ci波bo，這zhe種zhong電dian磁ci波bo會hui對dui整zheng個ge設she備bei正zheng常chang工gong作zuo造zao成cheng幹gan擾rao。在zai電dian子zi產chan品pin設she計ji中zhong由you於yu對dui電dian磁ci兼jian容rong性xing的de考kao慮lv不bu足zu，致zhi使shi一yi些xie電dian氣qi和he電dian子zi產chan品pin不bu合he格ge，因yin此ci作zuo者zhe就jiu該gai問wen題ti總zong結jie了le一yi些xie應ying注zhu意yi的de要yao點dian。
　　
　　地線連接
　　
　　在PCB設計中要處分考慮到各種幹擾所產生的影響，完整的設計能夠有效擬製電磁幹擾，縮短產品設計周期，提高係統穩定性和可靠性。
　　
　　電路元件和信號通路的布局必須最大限度地減少無用信號的相互耦合：
　　(1)低電子信號通道不能靠近高電平信號通道和無濾波的電源線，包括能產生瞬態過程的電路。
　　(2)高

、中

、低速邏輯電路在PCB上要用不同區域。
　　(3)安排電路時要使得信號線長度最小。
　　(4)保證相鄰板之間、同一板相鄰層麵之間

、同一層麵相鄰布線之間不能有過長的平行信號線。
　　(5)電磁幹擾(EMI)濾波器要盡可能靠近EMI源，並放在同一塊線路板上。
　　(6)DC／DC變換器、開關元件和整流器應盡可能靠近變壓器放置
，以使其導線長度最小。
　　(7)盡可能靠近整流二極管放置調壓元件和濾波電容器。
　　(8)印製板按頻率和電流開關特性分區，噪聲元件與非噪聲元件要距離再遠一些。
　　(9)對噪聲敏感的布線不要與大電流
，高速開關線平行。
　　
　　多層板設計
　　
　　zaiduocengbanshejizhongdianyuanpingmianyingkaojinjiedipingmian，bingqieanpaizaijiedipingmianzhixia。zheyangkeyiliyongliangjinshupingbanwendedianrongzuodianyuandepinghuadianrong
，tongshijiedipingmianhaiduidianyuanpingmianshangfenbudefushedianliuqidaopingbizuoyong

；為了產生通量對消作用布線層應安排與整塊金屬平麵相鄰
；在中間層的印製線條形成平麵波導，在表麵形成微帶線，兩者傳輸特性不同；時鍾電路和高頻電路是主要的幹擾和輻射源，一定要單獨安排、遠離敏感電路；所有的具有一定電壓的印製板都會向空間輻射電磁能量，為減小這個效應，印製板的物理尺寸都應該比最靠近的接地板的物理尺寸小20H，其中H是兩個印製板麵的間距。按照一般典型印製板尺寸，20H一般為3mm左右，
　　為避免發生兩條印製線間距比較小時所引起的電磁串擾
，應保持任何線條間距不小於2倍的印製線條寬度，即不小於2W，w為印製線路的寬度。
　　
　　設置去耦電容
　　
　　好的高頻去耦電容可以去除高到1GHZ的(de)高(gao)頻(pin)成(cheng)份(fen)。陶(tao)瓷(ci)片(pian)電(dian)容(rong)或(huo)多(duo)層(ceng)陶(tao)瓷(ci)電(dian)容(rong)的(de)高(gao)頻(pin)特(te)性(xing)較(jiao)好(hao)。設(she)計(ji)印(yin)刷(shua)線(xian)路(lu)板(ban)時(shi)，每(mei)個(ge)集(ji)成(cheng)電(dian)路(lu)的(de)電(dian)源(yuan)，地(di)之(zhi)間(jian)都(dou)要(yao)加(jia)一(yi)個(ge)去(qu)耦(ou)電(dian)容(rong)。去(qu)耦(ou)電(dian)容(rong)有(you)兩(liang)個(ge)作(zuo)用(yong)：一方麵是本集成電路的蓄能電容，提供和吸收該集成電路開門關門瞬間的充放電能：另一方麵旁路掉該器件的高頻噪聲。