中心議題：

• PCB設計要考慮並幾點因素

解決方案：

• 產品設計的基本功能
• 留有產品升級的接口
• 可靠的電子器件封裝

對於PCB技術的文章來說，作者可闡述近段時間來PCB設計工程師們所麵臨的挑戰，因為這已成為評估PCB設計不可或缺的方麵。在文章中，可以探討如何迎接這些挑戰及潛在的解決方案
；在解決PCB設計評估問題時
，作者可以使用明導公司的PCB評估軟件包作為示例。

而(er)作(zuo)為(wei)研(yan)發(fa)人(ren)員(yuan)，考(kao)慮(lv)的(de)是(shi)如(ru)何(he)將(jiang)最(zui)新(xin)的(de)先(xian)進(jin)技(ji)術(shu)集(ji)成(cheng)到(dao)產(chan)品(pin)中(zhong)。這(zhe)些(xie)先(xian)進(jin)技(ji)術(shu)既(ji)可(ke)以(yi)體(ti)現(xian)在(zai)卓(zhuo)越(yue)的(de)產(chan)品(pin)功(gong)能(neng)上(shang)，又(you)可(ke)以(yi)體(ti)現(xian)在(zai)降(jiang)低(di)產(chan)品(pin)成(cheng)本(ben)上(shang)，困(kun)難(nan)在(zai)於(yu)如(ru)何(he)將(jiang)這(zhe)些(xie)技(ji)術(shu)有(you)效(xiao)地(di)應(ying)用(yong)在(zai)產(chan)品(pin)中(zhong)。有(you)許(xu)多(duo)因(yin)素(su)需(xu)要(yao)考(kao)慮(lv)

，產(chan)品(pin)上(shang)市(shi)的(de)時(shi)間(jian)是(shi)最(zui)為(wei)重(zhong)要(yao)的(de)因(yin)素(su)之(zhi)一(yi)

，且(qie)圍(wei)繞(rao)產(chan)品(pin)上(shang)市(shi)時(shi)間(jian)有(you)許(xu)多(duo)決(jue)定(ding)是(shi)在(zai)不(bu)斷(duan)更(geng)新(xin)的(de)。需(xu)要(yao)考(kao)慮(lv)的(de)因(yin)素(su)很(hen)廣(guang)，包(bao)括(kuo)從(cong)產(chan)品(pin)功(gong)能(neng)、設計實現、產品測試以及電磁幹擾(EMI)是否符合要求。

減jian少shao設she計ji的de反fan複fu是shi可ke能neng的de
，但dan這zhe依yi賴lai於yu前qian期qi工gong作zuo的de完wan成cheng情qing況kuang。多duo數shu時shi候hou，越yue是shi到dao產chan品pin設she計ji的de後hou期qi越yue容rong易yi發fa現xian問wen題ti
，更geng為wei痛tong苦ku的de是shi要yao針zhen對dui發fa現xian的de問wen題ti進jin行xing更geng改gai。然ran而er
，盡jin管guan許xu多duo人ren都dou清qing楚chu這zhe個ge經jing驗yan法fa則ze，但dan實shi際ji情qing況kuang卻que是shi另ling外wai一yi個ge場chang景jing，即ji許xu多duo公gong司si都dou清qing楚chu擁yong有you一yi個ge高gao集ji成cheng度du的de設she計ji軟ruan件jian是shi重zhong要yao的de
，但dan這zhe個ge想xiang法fa卻que往wang往wang折zhe衷zhong於yu高gao昂ang的de價jia格ge。本ben文wen將jiang要yao闡chan述shuPCB設計所麵臨的挑戰
，以及作為一名PCB設計者在評估一個PCB設計工具時該考慮哪些因素。

下麵是PCB設計者務必考慮並將影響其決定的幾點因素：

1.產品功能

a.覆蓋基本要求的基本功能

，包括：
i.原理圖與PCB布局之間的交互
ii.自動扇出布線、推拉等布線功能，以及基於設計規則約束的布線能力
iii.精確的DRC校驗器

b.當公司從事一個更為複雜的設計時升級產品功能的能力
i.HDI(高密度互連)接口
ii.靈活設計
iii.嵌入無源元件
iv.射頻(RF)設計
v.自動腳本生成
vi.拓撲布局布線
vii.可製造性(DFF)、可測試性(DFT)
、可生產性(DFM)等

c.附加產品能執行模擬仿真、數字仿真、模數混合信號仿真
、高速信號仿真以及RF仿真

d.具備一個易於創建和管理的中央元件庫

2.一(yi)個(ge)技(ji)術(shu)上(shang)位(wei)於(yu)業(ye)界(jie)領(ling)導(dao)層(ceng)中(zhong)並(bing)較(jiao)其(qi)他(ta)廠(chang)商(shang)傾(qing)注(zhu)了(le)更(geng)多(duo)心(xin)血(xue)的(de)良(liang)好(hao)夥(huo)伴(ban)
，可(ke)助(zhu)你(ni)在(zai)最(zui)短(duan)的(de)時(shi)間(jian)內(nei)設(she)計(ji)出(chu)具(ju)有(you)最(zui)大(da)功(gong)效(xiao)和(he)具(ju)有(you)領(ling)先(xian)技(ji)術(shu)的(de)產(chan)品(pin)

3.價格應該是上述因素中最為次要的考慮因素，需要更多關注的是投資回報率！

PCBpingguxukaolvxuduoyinsu。shejizheyaoxunzhaodekaifagongjudeleixingyilaiyutamensuocongshideshejigongzuodefuzaxing。youyuxitongzhengquyuyuelaiyuefuza，wulizouxianhedianqiyuanjianbufangdekongzhiyijingfazhandaohenguangfandedibu，yizhiyubixuweishejiguochengzhongdeguanjianlujingshedingyueshutiaojian。danshi
，guoduodeshejiyueshuqueshufuleshejidelinghuoxing。shejizhemenwubihenhaodelijietamendeshejijiqiguize，rucizhebantamencaiqingchuyaozaishenmeshihoushiyongzhexieguize。

圖1表明了一個典型的由前端到後端的綜合係統設計。它始於設計定義(原理圖輸入)
，該(gai)設(she)計(ji)定(ding)義(yi)與(yu)約(yue)束(shu)編(bian)輯(ji)緊(jin)密(mi)集(ji)合(he)在(zai)一(yi)起(qi)。在(zai)約(yue)束(shu)編(bian)輯(ji)中(zhong)

，設(she)計(ji)者(zhe)既(ji)可(ke)定(ding)義(yi)物(wu)理(li)約(yue)束(shu)又(you)可(ke)定(ding)義(yi)電(dian)氣(qi)約(yue)束(shu)。電(dian)氣(qi)約(yue)束(shu)將(jiang)為(wei)網(wang)絡(luo)驗(yan)證(zheng)驅(qu)動(dong)仿(fang)真(zhen)器(qi)進(jin)行(xing)布(bu)局(ju)前(qian)和(he)布(bu)局(ju)後(hou)分(fen)析(xi)。仔(zai)細(xi)看(kan)看(kan)設(she)計(ji)定(ding)義(yi)，它(ta)還(hai)與(yu)FPGA/PCB集成相鏈接。FPGA/PCB集成的目的是為了提供雙向集成
、數據管理和在FPGA與PCB之間執行協同設計的能力。


圖1：從前端到後端的一個典型集成係統設計流。
[page]
在布局階段輸入了與設計定義期間相同的用於物理實現的約束規則。這就減少了從文件到布局過程中出錯的概率。管腳交換、邏輯門交換、甚至輸入輸出接口組(IO_Bank)交換均需返回到設計定義階段進行更新，因此各個環節的設計是同步的。
評估期間
，設計者必須問自己：對他們而言，什麼標準是至關重要的？

讓我們看看一些迫使設計者重新審視其現有開發工具功能並開始訂購一些新功能的趨勢：

1.HDI

半導體複雜性和邏輯門總量的增加已要求集成電路具有更多的管腳及更精細的引腳間距。在一個引腳間距為1mm的BGA器件上設計2000以上的管腳在當今已是很平常的事情，更不要說在引腳間距為0.65mm的器件上布置296個管腳了。越來越快的上升時間和信號完整性(SI)的需要
，要求有更多數量的電源和接地管腳
，故需要占用多層板中更多的層，因而驅動了對微過孔的高密度互聯(HDI)技術的需要。

HDI是為了響應上述需要而正在開發的互連技術。微過孔與超薄電介質、更細的走線和更小的線間距是HDI技術的主要特征。

2.RF設計

針對RF設計，RF電路應該直接設計成係統原理圖和係統板布局

，而不用於進行後續轉換的分離環境。RF仿真環境裝的所有仿真、調諧和優化能力仍然是必需的，但是仿真環境較“實際”設she計ji而er言yan卻que能neng接jie受shou更geng為wei原yuan始shi的de數shu據ju。因yin此ci，數shu據ju模mo型xing之zhi間jian的de差cha異yi以yi及ji由you此ci而er引yin起qi的de設she計ji轉zhuan換huan的de問wen題ti將jiang會hui銷xiao聲sheng匿ni跡ji。首shou先xian
，設she計ji者zhe可ke在zai係xi統tong設she計ji與yuRF仿真之間直接交互；其次，如果設計師進行一個大規模或相當複雜的RF設(she)計(ji)
，他(ta)們(men)可(ke)能(neng)想(xiang)將(jiang)電(dian)路(lu)仿(fang)真(zhen)任(ren)務(wu)分(fen)配(pei)到(dao)並(bing)行(xing)運(yun)行(xing)的(de)多(duo)個(ge)計(ji)算(suan)平(ping)台(tai)，或(huo)者(zhe)他(ta)們(men)想(xiang)將(jiang)一(yi)個(ge)由(you)多(duo)個(ge)模(mo)塊(kuai)組(zu)成(cheng)的(de)設(she)計(ji)中(zhong)的(de)每(mei)一(yi)個(ge)電(dian)路(lu)發(fa)送(song)到(dao)各(ge)自(zi)的(de)仿(fang)真(zhen)器(qi)中(zhong)，從(cong)而(er)縮(suo)短(duan)仿(fang)真(zhen)時(shi)間(jian)。

3.先進的封裝

現代產品日漸增加的功能複雜性要求無源器件的數量也相應增加，主要體現在低功耗、高(gao)頻(pin)應(ying)用(yong)中(zhong)的(de)去(qu)耦(ou)電(dian)容(rong)和(he)終(zhong)端(duan)匹(pi)配(pei)電(dian)阻(zu)數(shu)量(liang)的(de)增(zeng)加(jia)。雖(sui)然(ran)無(wu)源(yuan)表(biao)貼(tie)器(qi)件(jian)的(de)封(feng)裝(zhuang)在(zai)曆(li)經(jing)數(shu)年(nian)後(hou)已(yi)縮(suo)小(xiao)得(de)相(xiang)當(dang)可(ke)觀(guan)了(le)
，但(dan)在(zai)試(shi)圖(tu)獲(huo)得(de)最(zui)大(da)極(ji)限(xian)密(mi)度(du)時(shi)其(qi)結(jie)果(guo)仍(reng)然(ran)是(shi)相(xiang)同(tong)的(de)。印(yin)刷(shua)元(yuan)器(qi)件(jian)技(ji)術(shu)使(shi)得(de)從(cong)多(duo)芯(xin)片(pian)組(zu)件(jian)(MCM)和混合組件轉變到今天直接可以作為嵌入式無源元件的SiP和PCB。在轉變的過程中采用了最新的裝配技術。

例如，在一個層狀結構中包含了一個阻抗材料層，以及直接在微球柵陣列(uBGA)封feng裝zhuang下xia麵mian采cai用yong了le串chuan聯lian終zhong端duan電dian阻zu
，這zhe些xie都dou大da大da提ti高gao了le電dian路lu的de性xing能neng。現xian在zai，嵌qian入ru式shi無wu源yuan元yuan件jian可ke獲huo得de高gao精jing度du的de設she計ji
，從cong而er省sheng去qu了le激ji光guang清qing潔jie焊han縫feng的de額e外wai加jia工gong步bu驟zhou。無wu線xian組zu件jian中zhong也ye正zheng朝chao著zhe直zhi接jie在zai基ji板ban內nei提ti高gao集ji成cheng度du的de方fang向xiang發fa展zhan。

4.剛性柔性PCB

為了設計一個剛性柔性PCB，必須考慮影響裝配過程的所有因素。設計者不能像設計一個剛性PCB那樣來簡單地設計一個剛性柔性PCB，就如同該剛性柔性PCB不過是另一個剛性PCB。tamenbixuguanlishejidewanququyuyiquebaoshejiyaodianjiangbuhuidaozhiyouyuwanqumiandeyinglizuoyongershidedaotiduanlieheboli。rengyouxuduojixieyinsuxuyaokaolv，ruzuixiaowanqubanjing、電介質厚度和類型、金屬片重量、銅電鍍、整體電路厚度
、層數和彎曲部分數量。

理解剛性柔性設計並決定你的產品是否允許你創建一個剛性柔性設計。

5.信號完整性規劃

最近幾年

，針對串並變換或串行互連的與並行總線結構和差分對結構相關的新技術在不斷進步。

圖2表biao明ming了le針zhen對dui一yi個ge並bing行xing總zong線xian和he串chuan並bing轉zhuan換huan設she計ji所suo遇yu到dao的de典dian型xing設she計ji問wen題ti的de類lei型xing。並bing行xing總zong線xian設she計ji的de局ju限xian在zai於yu係xi統tong時shi序xu的de變bian化hua

，如ru時shi鍾zhong歪wai斜xie和he傳chuan播bo延yan時shi。由you於yu整zheng個ge總zong線xian寬kuan度du上shang的de時shi鍾zhong歪wai斜xie的de原yuan因yin，針zhen對dui時shi序xu約yue束shu的de設she計ji依yi然ran是shi困kun難nan的de。增zeng加jia時shi鍾zhong速su率lv隻zhi會hui讓rang問wen題ti變bian得de更geng糟zao糕gao。

圖2：並行總線和串並轉換設計所遇到的典型設計問題。

另一方麵
，差分對結構在硬件層麵采用了一個可交換的點對點連接來實現串行通訊。通常
，它通過一個單向串行“通道”來轉移數據，這個單向串行通道是可以疊加成1-、2-
、4-、8-
、16-和32-寬度的配置。每個通道攜帶一個字節的數據
，因而總線可處理從8字節到256字節的數據寬度，並且通過使用某些形式的錯誤檢測技巧可保持數據的完整性。然而，由於數據速率很高，導致了其他設計問題。

高(gao)頻(pin)下(xia)的(de)時(shi)鍾(zhong)恢(hui)複(fu)成(cheng)為(wei)係(xi)統(tong)的(de)重(zhong)擔(dan)，因(yin)為(wei)時(shi)鍾(zhong)要(yao)快(kuai)速(su)鎖(suo)定(ding)輸(shu)入(ru)數(shu)據(ju)流(liu)，以(yi)及(ji)為(wei)了(le)提(ti)高(gao)電(dian)路(lu)的(de)抗(kang)抖(dou)性(xing)能(neng)還(hai)要(yao)減(jian)小(xiao)所(suo)有(you)周(zhou)期(qi)到(dao)周(zhou)期(qi)間(jian)的(de)抖(dou)動(dong)。電(dian)源(yuan)噪(zao)聲(sheng)也(ye)為(wei)設(she)計(ji)師(shi)帶(dai)來(lai)了(le)額(e)外(wai)問(wen)題(ti)。該(gai)類(lei)型(xing)的(de)噪(zao)聲(sheng)增(zeng)加(jia)了(le)產(chan)生(sheng)嚴(yan)重(zhong)抖(dou)動(dong)的(de)可(ke)能(neng)
，這(zhe)將(jiang)使(shi)得(de)眼(yan)圖(tu)的(de)開(kai)眼(yan)變(bian)得(de)更(geng)加(jia)困(kun)難(nan)。另(ling)外(wai)的(de)挑(tiao)戰(zhan)是(shi)減(jian)少(shao)共(gong)模(mo)噪(zao)聲(sheng)，解(jie)決(jue)來(lai)自(zi)於(yu)IC封裝
、PCB板
、電纜和連接器的損耗效應所導致的問題。

6.設計套件的實用性

USB
、DDR/DDR2、PCI-X、PCI-Express和RocketIO等設計套件將毋庸質疑地對設計師進軍新技術領域產生很大的幫助。設計套件給出了技術的概況
、詳xiang細xi說shuo明ming以yi及ji設she計ji者zhe將jiang要yao麵mian臨lin的de困kun難nan
，並bing緊jin跟gen有you仿fang真zhen及ji如ru何he創chuang建jian布bu線xian約yue束shu。它ta與yu程cheng序xu一yi起qi提ti供gong說shuo明ming性xing文wen件jian，這zhe為wei設she計ji者zhe提ti供gong了le一yi個ge掌zhang握wo先xian進jin新xin技ji術shu的de先xian機ji。

看來要獲得一個能處理布局的PCB工具是容易的；但獲得一個不僅能滿足布局而且能解決你的燃眉之急的工具才是至關重要的。