中心議題：

• 半導體電容的物理特性
• 基本測試配置框圖

解決方案：

• 緊密集成的源-測量單元
  、數字示波器和C-V表
• 方便集成其他外部儀器
• 基於探針的高分辨率和高精度測量
• 測試配置和庫易於修改

通用測試

電容-電壓（C-V）測試廣泛用於測量半導體參數，尤其是MOSCAP和MOSFET結構。此外，利用C-V測量還可以對其他類型的半導體器件和工藝進行特征分析，包括雙極結型晶體管（BJT）

、JFET、III-V族化合物器件、光伏電池、MEMS器件
、有機TFT顯示器、光電二極管、碳納米管（CNT）和多種其他半導體器件。

這類測量的基本特征非常適用於各種應用和培訓。大學的研究實驗室和半導體廠商利用這類測量評測新材料
、新工藝

、新器件和新電路。C-Vceliangduiyuchanpinhelianglvzengqianggongchengshiyeshijiqizhongyaode
，tamenfuzetigaogongyiheqijiandexingneng。kekaoxinggongchengshiliyongzheleiceliangpinggucailiaogonghuo

，jiancegongyicanshu，fenxishixiaojizhi。

采用一定的方法、yiqiheruanjian，keyidedaoduozhongbandaotiqijianhecailiaodecanshu。congpingcewaiyanshengchangdeduojingkaishi，zhexiexinxizaizhenggeshengchanlianzhongdouhuiyongdao，baokuozhurupingjunchanzanongdu、摻雜分布和載流子壽命等參數。在圓片工藝中，C-V測量可用於分析柵氧厚度、柵氧電荷、遊離子（雜質）和界麵阱密度。在後續的工藝步驟中也會用到這類測量，例如光刻、刻蝕
、清洗、電介質和多晶矽沉積、金屬化等。當在圓片上完全製造出器件之後，在可靠性和基本器件測試過程中可以利用C-V測量對閾值電壓和其他一些參數進行特征分析，對器件性能進行建模。

半導體電容的物理特性

MOSCAP結構是在半導體製造過程中形成的一種基本器件結構（如圖1所示）。盡(jin)管(guan)這(zhe)類(lei)器(qi)件(jian)可(ke)以(yi)用(yong)於(yu)真(zhen)實(shi)電(dian)路(lu)中(zhong)，但(dan)是(shi)人(ren)們(men)通(tong)常(chang)將(jiang)其(qi)作(zuo)為(wei)一(yi)種(zhong)測(ce)試(shi)結(jie)構(gou)集(ji)成(cheng)在(zai)製(zhi)造(zao)工(gong)藝(yi)中(zhong)。由(you)於(yu)這(zhe)種(zhong)結(jie)構(gou)比(bi)較(jiao)簡(jian)單(dan)而(er)且(qie)製(zhi)造(zao)過(guo)程(cheng)容(rong)易(yi)控(kong)製(zhi)，因(yin)此(ci)它(ta)們(men)是(shi)評(ping)測(ce)底(di)層(ceng)工(gong)藝(yi)的(de)一(yi)種(zhong)方(fang)便(bian)的(de)方(fang)法(fa)。


金屬二氧化矽電容計（交流信號）P型
圖1.P型襯底上形成的MOSCAP結構的C-V測量電路

圖1中的金屬/duojingcengshidianrongdeyiji

，eryanghuaguishijueyuanceng。youyujueyuancengxiamiandechendishiyizhongbandaoticailiao
，yincitabenshenbingbushidianrongdelingyiji。shijishang，qizhongdeduoshuzailiuzishidianrongdelingyiji。wulishangeryan，dianrongC可以通過下列公式中的變量計算出來：
C=A(κ/d),其中
A是電容的麵積，
κ是絕緣體的介電常數
d是兩極的間距
[page]
因此
，A和κ越大
，絕緣體厚度越薄，電容值就越高。通常而言，半導體電容的大小範圍從幾納法到幾皮法，甚至更小。

進行C-V測量時要在電容的兩極加載直流偏壓同時利用一個交流信號進行測量（如圖1所示）。通常情況下
，這類測量使用的交流頻率範圍從10kHz到10MHz。所加載的偏壓作為直流電壓掃描驅動MOSCAP結構從累積區進入耗盡區，然後進入反型區（如圖2所示）。


圖2.C-V測試中獲得的MOSCAP結構的直流偏壓掃描

強大的直流偏壓導致襯底中的多數載流子在絕緣層界麵附近累積。由於它們無法穿透絕緣層
，因此當電荷積累在界麵附近（即d為最小值）時電容在累積區達到最大值。如圖1所示。從C-V累積測量可以得到的一個基本參數就是二氧化矽的厚度tox。

當dang偏pian壓ya降jiang低di時shi
，多duo數shu載zai流liu子zi從cong氧yang化hua層ceng界jie麵mian被bei排pai斥chi開kai，耗hao盡jin區qu形xing成cheng。當dang偏pian壓ya反fan相xiang時shi，電dian荷he載zai流liu子zi遠yuan離li氧yang化hua層ceng達da到dao最zui大da距ju離li
，電dian容rong達da到dao最zui小xiao值zhi（即d為最大值）。根據這時的反型區電容，可以推算出多數載流子的數量。這一基本原理同樣適用於MOSFET晶體管
，隻是它們的物理結構和摻雜更加複雜。

在偏壓掃過這三個區的過程中還可以得到多種其他參數，如圖2所示。利用不同的交流信號頻率可以得到其他細節信息。低頻可以揭示所謂的準靜態特征

，而高頻測試則可以表現出動態性能。這兩類C-V測試通常都是需要的。

基本測試配置

圖3給出了基本C-V測量配置的框圖。由於C-V測量實際上是在交流頻率下進行的，因此待測器件（DUT）的電容可以根據下列公式計算得到：
CDUT=IDUT/2πfVac
，其中
IDUT是流過DUT的交流電流幅值


，
f是測試頻率，
Vac是測得的交流電壓的幅值和相角。

換而言之
，這種測試通過加載交流電壓然後測量產生的交流電流
、交流電壓和它們之間的阻抗相角，最終測出DUT的交流阻抗。


交流源
交流伏特計
DUT電流
交流安培計
圖3.C-V測量的基本測試配置

這些測量考慮了與電容相關的串聯與並聯電阻
，以及耗散因子（漏流）。圖4給出了這類測量可以測出的主要電路變量。

[page]
z,theta：阻抗與相角
R+jX：電阻與電抗
Cp-Gp：並聯電容與電導
Cs-Rs：串聯電容與電阻
其中：Z=阻抗
D=耗散因子
θ=相角
R=電阻
X=電抗
G=電導
圖4.C-V測量得到的主要電氣變量

成功C-V測量的挑戰

C-V測試配置的框圖雖然看上去非常簡單
，但是這種測試卻具有一定的挑戰。一般而言
，測試人員在下麵幾個方麵會遇到麻煩：
•低電容測量（皮法和更小的值）
•C-V測試儀器與圓片器件的連接
•漏電容（高D）的測量
•利用硬件和軟件采集數據
•參數提取

克服這些挑戰需要仔細注意所用的技術以及合適的硬件和軟件。

低電容測量。如果C較小
，那麼DUT的交流響應電流就較低，難以測量。但是，在較高的頻率下
，DUT阻抗將減小，從而電流會增大
，比較容易測量。半導體電容通常非常低（低於1pF），低於很多LCR表biao的de測ce量liang範fan圍wei。即ji使shi那na些xie聲sheng稱cheng能neng夠gou測ce量liang這zhe些xie小xiao電dian容rong值zhi的de測ce試shi儀yi可ke能neng也ye會hui由you於yu說shuo明ming書shu晦hui澀se難nan懂dong而er很hen難nan判pan斷duan最zui終zhong的de測ce量liang精jing度du。如ru果guo無wu法fa明ming確que給gei出chu測ce試shi儀yi整zheng個ge量liang程cheng的de精jing度du
，那na麼me用yong戶hu需xu要yao因yin此ci而er谘zi詢xun製zhi造zao商shang。

高D（漏）電容。半導體電容除了C值較低之外，還具有泄漏的特點。當與電容並聯的等價電阻太低時就會出現這種情況。這會導致電阻性阻抗超過電容性阻抗，C值被噪聲所淹沒。對於具有超薄柵氧層的器件
，D的值可能大於5。一般而言，隨著D的增大，電容測量的精度迅速下降，因此高D是(shi)實(shi)際(ji)使(shi)用(yong)電(dian)容(rong)計(ji)的(de)一(yi)個(ge)限(xian)製(zhi)因(yin)素(su)。同(tong)樣(yang)，較(jiao)高(gao)的(de)頻(pin)率(lv)有(you)助(zhu)於(yu)解(jie)決(jue)這(zhe)一(yi)問(wen)題(ti)。在(zai)較(jiao)高(gao)的(de)頻(pin)率(lv)下(xia)，電(dian)容(rong)性(xing)阻(zu)抗(kang)較(jiao)低(di)
，使(shi)得(de)電(dian)容(rong)電(dian)流(liu)較(jiao)高(gao)
，更(geng)容(rong)易(yi)進(jin)行(xing)測(ce)量(liang)。

C-V測量的互連。大多數測試環境下
，DUT都是圓片上的一個測試結構：它通過探測器
、探針卡適配器和開關矩陣連接C-V測(ce)試(shi)儀(yi)。即(ji)使(shi)沒(mei)有(you)開(kai)關(guan)，仍(reng)然(ran)也(ye)會(hui)使(shi)用(yong)探(tan)測(ce)器(qi)和(he)大(da)量(liang)的(de)連(lian)線(xian)。在(zai)較(jiao)高(gao)的(de)頻(pin)率(lv)下(xia)
，必(bi)須(xu)采(cai)用(yong)特(te)殊(shu)的(de)校(xiao)正(zheng)和(he)補(bu)償(chang)技(ji)術(shu)。通(tong)常(chang)情(qing)況(kuang)下(xia)，這(zhe)是(shi)通(tong)過(guo)組(zu)合(he)使(shi)用(yong)開(kai)路(lu)、短路或者校準器件來實現的。由於硬件、布線和補償技術非常複雜
，因此經常與C-V測試應用工程師進行交流是一個好的辦法。他們擅長使用各種探測係統，克服各種互連問題。

獲取有用的數據。除了上述的精度問題，C-V數據采集中實際需要考慮的因素包括測試變量的儀器量程，參數提取軟件的多功能性和硬件的易用性。一般而言，C-V測試已僅限於約30V和10mA直流偏壓。但是
，很多應用，例如LDMOS結構的特征分析、低k夾層電介質、MEMS器件、有機TFT顯示器和光電二極管，需要在較高的電壓或電流下進行測試。對於這些應用，需要單獨的高壓直流電源和電容計；高達400V的差分直流偏壓（0到±400V）和高達300mA的電流輸出是非常有用的。在C-V測試儀的HI和LO端加載差分直流偏壓能夠更靈活地控製DUT內的電場，這對於新型器件的研究和建模是非常有用的，例如納米級元件。

儀yi用yong軟ruan件jian應ying該gai包bao括kuo無wu需xu用yong戶hu編bian程cheng可ke直zhi接jie使shi用yong的de測ce試shi例li程cheng。這zhe些xie應ying該gai適shi用yong於yu大da多duo數shu廣guang泛fan使shi用yong的de器qi件jian工gong藝yi和he測ce試shi技ji術shu

，即ji本ben文wen前qian三san段duan中zhong提ti及ji的de有you關guan內nei容rong。有you些xie研yan究jiu者zhe可ke能neng會hui對dui一yi些xie不bu常chang見jian的de測ce試shi感gan興xing趣qu
，例li如ru對duiMIM（金屬-絕緣體-金屬）型電容進行C-V和C-f掃描，測量圓片上的互連小電容
，或者對雙端納米器件進行C-V掃描。利用自動繪圖功能能夠方便的實現參數提取（例如，如圖5所示）。


圖5.利用吉時利4200-SCS進行參數提取的實例表現了半導體的摻雜特征（左邊的藍線），它與1/C2與Vg的關係呈倒數關係（紅線）。右圖給出了摻雜分布，即每立方厘米的載流子數與襯底深度的函數關係。

通常，人們都希望工程技術人員和研究人員在幾乎沒有任何儀器使用經驗或培訓的情況下就能夠進行C-V測量。具有直觀用戶界麵和簡單易用特征的測試係統使得這一點成為現實。其中包括簡單的測試配置、序列控製和數據分析。否則，用戶在掌握係統方麵就要比采集和使用數據花費更多的時間。對測試係統其它考慮因素包括：
•緊密集成的源-測量單元、數字示波器和C-V表
•方便集成其他外部儀器
•基於探針的高分辨率和高精度測量（直流偏壓低至毫伏級，電容測量低至飛法級）
•測試配置和庫易於修改
•提供檢測/故障診斷工具幫助用戶確定係統是否正常工作