中心議題：

• 過高的工作頻率或不合理的布局布線是引起電磁幹擾的主要原因
• 綜合分析PCB的抗幹擾設計

解決方案：

• 注意整體布局5項原則
• 優先選用集成電路元器件，元器件按一定的方式分組布置
• 在交流電源的進線處安置濾波器，EMC設計關鍵是合理布局時鍾係統
• 設計輸入電壓保持電容
  ，靜電防護設計考慮4方麵因素

引言
電磁兼容（EMC）指的是一個產品和其他產品共存於特定的電磁環境中，而不會引起其他產品或者自身性能下降或損壞的能力[1]，即產品和其他產品能夠“和平共處”，彼此間的電磁幹擾(EMI)不會影響產品的正常工作。
 
引起電磁幹擾的原因是多方麵的，主要可歸結為過高的工作頻率或不合理的布局布線。在高頻化趨勢不可避免的情況下,一個好的PCB設計，應著重從元器件布局、時鍾電路設計
、電源設計、接地設計、靜電防護設計等方麵進行綜合考慮。

整體布局布線設計a.整體布局
整體布局是PCB設計的第一步，合理的布局不但可以增加PCB的視覺美感，還可以提高產品的電磁兼容水平，一般來說，器件的整體布局應遵循以下原則：
(1) 圍繞各功能電路的核心元件進行布局，保證各元器件沿同一方向整齊
、緊湊排列，易受幹擾的元器件不能相鄰布置，以防止信號間耦合；
(2) 處理敏感信號的元件要遠離電源
、大功率器件等，並且不允許敏感信號線穿過大功率器件，熱敏元件應遠離發熱元件，溫度敏感元件宜置於溫度最低的區域；
(3) 加大具有高電位差元器件之間的距離
，防止它們放電而引發短路,並可在無鉛時代減少CAF (Conductive Anodic Filament)發生的可能性。同時，高電壓元器件應盡量布設在調試時手不易觸及的地方，並加以絕緣保護；
(4) 對於高頻電路
，推薦采用菊花鏈布線或星形布線，並且高速數字信號應布置在與地線相鄰的信號層,並且信號線盡可能短；
(5) 一個過孔會帶來約0.5pF的分布電容[2],因此,減少過孔數量可顯著提高運行速度。
 
b.元器件的選擇和布置
相比於分立元件,集成電路元器件具有密封性好
、焊點少
、失效率低的優點，應優先選用。同時
，選用信號斜率較慢的器件，可降低信號所產生的高頻成分,充分使用貼片元器件能縮短連線長度

，降低阻抗,提高電磁兼容性。另外

，應優先選用供應渠道穩定的元器件
，以確保生產加工的連續進行。
 
元(yuan)器(qi)件(jian)布(bu)置(zhi)時(shi)
，首(shou)先(xian)按(an)一(yi)定(ding)的(de)方(fang)式(shi)分(fen)組(zu)
，同(tong)組(zu)的(de)放(fang)在(zai)一(yi)起(qi)
，不(bu)相(xiang)容(rong)的(de)器(qi)件(jian)要(yao)分(fen)開(kai)布(bu)置(zhi)
，以(yi)保(bao)證(zheng)各(ge)元(yuan)器(qi)件(jian)在(zai)空(kong)間(jian)上(shang)不(bu)相(xiang)互(hu)幹(gan)擾(rao)。另(ling)外(wai)，重(zhong)量(liang)較(jiao)大(da)的(de)元(yuan)器(qi)件(jian)應(ying)采(cai)用(yong)支(zhi)架(jia)固(gu)定(ding)。
　　
c.PCB的選取和分層
印製板大小應適當
，太大，成本增加；太小
，散熱困難，且相鄰線間易串擾。推薦的PCB形狀為長寬比約3：2的矩形[3]。
 
在時鍾頻率超過5MHz或上升時間小於5ns的高頻電路[4]中，使用多層板能大幅降低PCB體積和減小電環路麵積，從而有效降低電磁幹擾。PCBfencengshiyaoquebaoxinhaoxianyouxianglinwanzhengdeyingxianghuiliupingmian，tongshi，weifangbiandianyuanjieou

，dianyuancengyingjinlindicengqiezaidicengxiamian。genjuyishangyuanze

，duiyusicengban
，tuijiandefencengfangfawei：信號層、地層、電源層、信號層。六層板推薦的分層方法是信號層、地層、信號層
、電源層、地層
、信號層。
　　
d.整體布線
PCB布線總的原則是先布時鍾、敏感信號線，再布高速信號線，最後布一般的不重要信號線。
布線時，在總的原則前提下，還需考慮以下細節：
(1) 在多層板布線中，相鄰層之間最好采用“井”字形網狀結構；
(2) 減少導線彎折，避免導線寬度突變，為防止特性阻抗變化，信號線拐角處應設計成弧形或用45度折線連接；
(3) PCB板最外層導線或元器件離印製板邊緣距離不小於2 mm，不但可防止特性阻抗變化，還有利於PCB裝夾；
(4) 對於必須鋪設大麵積銅箔的器件
，建議用柵格狀[5]，並且通過過孔與地層相連；
(5) 短而細的導線能有效抑製幹擾，但太小的線寬會增加導線電阻，導線的最小寬度可視通過導線的最大電流而定
，一般而言，對於厚度為0.05 mm
，寬度為1mm 銅箔允許的電流負荷為1A。因此,1-1.5 mm的線寬完全可滿足要求
，對於小功率數字集成電路
，選用0.2-0.5 mm線寬即可。同一PCB中，地線、電源線寬應大於信號線；
　

　 
圖1抗幹擾保護環
(6) 為減少輻射，利用靜電屏蔽原理[6]，對於敏感元件端頭可采用如圖（1）所示的抗幹擾保護環，並對保護環采用單點接地設計
，不接地的保護環是起不到屏蔽作用的。
　　
傳輸線設計
duanjiepipeidehaohuaishichuanshuxianshejinengfoudadaozuijiaxingnengdeguanjian。zhiyoudangdianluzhongduanfuzaidengyutexingzukangshi，chuanshudexinhaocaihuizaiyuanchubeichongfenxishou
，fouze，bufenxinhaojiangbeifanshehuilai，zaochengluojihunluanhuoshizhen。
 
當(dang)走(zou)線(xian)終(zhong)端(duan)存(cun)在(zai)集(ji)總(zong)線(xian)型(xing)負(fu)載(zai)或(huo)單(dan)一(yi)元(yuan)件(jian)時(shi)，選(xuan)用(yong)串(chuan)聯(lian)電(dian)阻(zu)源(yuan)端(duan)匹(pi)配(pei)可(ke)以(yi)使(shi)阻(zu)尼(ni)振(zhen)蕩(dang)和(he)反(fan)射(she)效(xiao)應(ying)達(da)到(dao)最(zui)小(xiao)。對(dui)於(yu)具(ju)有(you)分(fen)布(bu)式(shi)負(fu)載(zai)的(de)走(zou)線(xian)終(zhong)端(duan)
，選(xuan)用(yong)並(bing)聯(lian)電(dian)阻(zu)終(zhong)端(duan)匹(pi)配(pei)，可(ke)得(de)到(dao)幾(ji)乎(hu)不(bu)失(shi)真(zhen)的(de)波(bo)形(xing)。並(bing)聯(lian)端(duan)接(jie)的(de)缺(que)點(dian)是(shi)消(xiao)耗(hao)較(jiao)多(duo)的(de)功(gong)率(lv)
，因(yin)此(ci)，對(dui)於(yu)電(dian)池(chi)供(gong)電(dian)的(de)便(bian)攜(xie)式(shi)產(chan)品(pin)，應(ying)避(bi)免(mian)使(shi)用(yong)並(bing)聯(lian)終(zhong)端(duan)。
　　
時鍾部分設計
合理布局時鍾係統是EMC設計的關鍵，不合理的時鍾布局會導致PCB板不能穩定工作。
 
在設計時鍾係統時，時鍾晶體和相關電路應與其他電路分開並布置在PCBdezhongyangweizhi，tebiezhuyishizhongfashengqideweizhijinliangbuyaokaojinduiwaidelianjieqi。biyaoshizaishizhongjingtixiapushediceng，youliyusanrebingkejiangzhendangqineibuchanshengdeshepindianliuxiefangdaodipingmianshang。shizhongxianhegaosuxinhaoxianjinliangzouneiceng，bingjiazailianggedipingmiancengzhongjian，yiquebaoxianglinwanzhengdehuiliulujing。duiyugaopinshizhongbuxian，yaoqiujinliangjianxiaochuanshuxianchangdu
，jiangdichuanshuxianxiaoying。
　　
電源部分設計
不合理的電源布線會產生很大的噪聲,引起產品性能下降。在電源入口處的電源線和地線之間跨接一個10-100μF的電容,可有效降低噪聲幹擾。
　　
a.電源去耦濾波設計
在每塊集成電路芯片電源兩端跨接一個0.01-0.1μF的去耦電容，能較大程度地減小噪聲
，並能夠減少跨板間的浪湧電流。在能夠達到電流補償目的的情況下,去耦電容值越小越好,貼片電容引線電感小,應優先選用。
 
最有效的電源濾波方法是在交流電源的進線處安置濾波器
，為避免導線相互耦合或形成環路
，濾波器的輸入輸出線應分別從PCB板的兩邊引出
，而且使引線盡可能短。
　　
b.電源保護設計
電源保護設計包括過流保護
、欠壓報警
、緩啟動、過壓保護等設計內容。

PCB板(ban)的(de)電(dian)源(yuan)部(bu)分(fen)也(ye)可(ke)以(yi)通(tong)過(guo)保(bao)險(xian)絲(si)來(lai)實(shi)現(xian)過(guo)流(liu)保(bao)護(hu)，但(dan)為(wei)了(le)避(bi)免(mian)保(bao)險(xian)絲(si)熔(rong)斷(duan)過(guo)程(cheng)中(zhong)影(ying)響(xiang)其(qi)他(ta)模(mo)塊(kuai)，還(hai)應(ying)該(gai)設(she)計(ji)輸(shu)入(ru)電(dian)壓(ya)保(bao)持(chi)電(dian)容(rong)。為(wei)防(fang)止(zhi)意(yi)外(wai)的(de)瞬(shun)間(jian)過(guo)壓(ya)損(sun)壞(huai)器(qi)件(jian)
，可(ke)以(yi)通(tong)過(guo)放(fang)電(dian)管(guan)、壓敏電阻等保護器件在配電線路與地電位之間建立一個等電位，以達到過壓保護的目的。
　　
接地設計
設備的接地方式主要有浮地、單點接地和多點接地三種。其中浮地容易產生靜電積累和靜電放電
，應慎重考慮。一般來講，當電路工作在1MHz或更低頻率範圍時

，單點接地是最好的選擇
；當電路處於10MHz以yi上shang的de較jiao高gao頻pin率lv時shi

，電dian流liu返fan回hui路lu徑jing中zhong的de有you限xian阻zu抗kang會hui導dao致zhi出chu現xian不bu希xi望wang有you的de射she頻pin電dian流liu，應ying盡jin量liang選xuan用yong多duo點dian接jie地di。對dui於yu既ji有you數shu字zi電dian路lu又you有you模mo擬ni電dian路lu的dePCB,要做好分地處理.

布置地線時，地線應盡可能地粗
，使它至少能通過三倍於PCB板的允許電流，以提高抗噪聲性能.
如果用大麵積覆銅方式鋪設地線，應盡量避免死銅現象

，並將同一功能電路的覆銅用粗導線連在一起，以保證地線質量
，降低噪音。
 
由(you)於(yu)帶(dai)狀(zhuang)電(dian)纜(lan)是(shi)非(fei)屏(ping)蔽(bi)性(xing)的(de)
，使(shi)用(yong)時(shi)最(zui)好(hao)信(xin)號(hao)線(xian)和(he)地(di)線(xian)一(yi)一(yi)對(dui)應(ying)，保(bao)證(zheng)每(mei)一(yi)根(gen)信(xin)號(hao)線(xian)都(dou)有(you)一(yi)個(ge)單(dan)獨(du)的(de)接(jie)地(di)回(hui)路(lu)，這(zhe)樣(yang)公(gong)共(gong)阻(zu)抗(kang)的(de)耦(ou)合(he)將(jiang)不(bu)存(cun)在(zai)
，而(er)且(qie)導(dao)線(xian)間(jian)的(de)串(chuan)擾(rao)也(ye)將(jiang)減(jian)至(zhi)最(zui)小(xiao)。值(zhi)得(de)注(zhu)意(yi)的(de)是(shi)無(wu)論(lun)使(shi)用(yong)何(he)種(zhong)電(dian)纜(lan)，都(dou)要(yao)求(qiu)將(jiang)其(qi)屏(ping)蔽(bi)層(ceng)接(jie)地(di)。
　　
靜電防護設計
靜電放電的特點是高電位、低電荷
、大電流和短時間,對PC設計的靜電防護問題可從以下幾方麵進行考慮:
(1) 盡量選擇抗靜電等級高的元器件,抗靜電能力差的敏感元件應遠離靜電放電源。試驗證明,每千伏靜電電壓的擊穿距離約1mm，因此，若將元器件同靜電放電源保持16 mm距離
，即可抵抗約16 kV的靜電電壓；
(2) 保證信號回流具有最短通路，有選擇性的加入濾波電容和去耦電容，提高信號線的靜電放電免疫能力
；
(3) 采用保護器件如電壓瞬態抑製二極管
，對電路進行保護設計
；
(4) 相關人員在接觸PCB時務必帶上靜電手環
，避免人體電荷移動而導致靜電積累損傷。
　　
信號完整性
xinhaowanzhengxingjibenshangshizukangpipeidewenti。tabaokuochuanrao，shuaijianzhendanghefanshedeng。qizhongyishuaijianzhendangzuiweimingxian。shuaijianzhendangshiyouyumingxiandezukangbupipeierchanshengde, 附加串聯電阻或使用終端匹配的傳輸線，能極大的減小衰減振蕩。
 
串擾是互容和互感共同作用的結果
，串擾的幅度與傳輸線間的平行長度成正比。在高密度複雜PCB設(she)計(ji)中(zhong)
，完(wan)全(quan)避(bi)免(mian)串(chuan)擾(rao)是(shi)不(bu)可(ke)能(neng)的(de)
，布(bu)線(xian)時(shi)對(dui)於(yu)不(bu)可(ke)避(bi)免(mian)的(de)平(ping)行(xing)部(bu)分(fen)，可(ke)以(yi)最(zui)大(da)化(hua)平(ping)行(xing)走(zou)線(xian)的(de)間(jian)隔(ge)或(huo)使(shi)走(zou)線(xian)最(zui)大(da)可(ke)能(neng)的(de)接(jie)近(jin)參(can)考(kao)層(ceng)，通(tong)過(guo)減(jian)少(shao)耦(ou)合(he)來(lai)降(jiang)低(di)串(chuan)擾(rao)。
　　
結束語
電磁兼容(EMC)是一門綜合性的快速發展的學科,本文對EMC設計的探討隻是概念性的。良好的PCB設計需要我們以EMC為原則,在設計初期就進行全盤考慮,並在實踐中不斷的總結經驗。