1常見的電磁幹擾現象及其分析

電(dian)磁(ci)及(ji)其(qi)感(gan)應(ying)現(xian)象(xiang)是(shi)普(pu)遍(bian)存(cun)在(zai)的(de)，因(yin)此(ci)電(dian)子(zi)係(xi)統(tong)的(de)電(dian)磁(ci)工(gong)作(zuo)環(huan)境(jing)是(shi)非(fei)常(chang)複(fu)雜(za)的(de)。從(cong)工(gong)程(cheng)應(ying)用(yong)角(jiao)度(du)，電(dian)磁(ci)幹(gan)擾(rao)按(an)工(gong)作(zuo)頻(pin)率(lv)的(de)不(bu)同(tong)可(ke)將(jiang)其(qi)進(jin)行(xing)分(fen)類(lei)。例(li)如(ru)，一(yi)般(ban)電(dian)網(wang)中(zhong)普(pu)遍(bian)存(cun)在(zai)諧(xie)波(bo)信(xin)號(hao)電(dian)壓(ya)波(bo)動(dong)、電網頻率變化與低頻感應電壓、電網電壓不平衡、電網供電波動短暫下降與短時間中斷等導致的低頻傳導幹擾，磁場與電場的低頻輻射幹擾;由於感應連續波電壓電流的振蕩瞬變與單向瞬變引起的高頻傳導幹擾
，電磁場（連續波、瞬態）與磁場、電場導致的高頻輻射幹擾;由於材料的絕緣性能導致的靜電放電幹擾等。上述提及的幹擾包含了工程應用中絕大多數的電磁幹擾現象。

在zai對dui電dian子zi係xi統tong進jin行xing抗kang幹gan擾rao性xing能neng分fen析xi時shi，必bi須xu對dui導dao致zhi係xi統tong的de固gu有you特te性xing及ji其qi應ying用yong環huan境jing進jin行xing綜zong合he分fen析xi。電dian子zi電dian路lu係xi統tong中zhong可ke能neng出chu現xian的de電dian磁ci幹gan擾rao類lei型xing有you：例如，由於存在電路回路的公共阻抗耦合，因而導致電路性的相互幹擾;由於幹擾源與幹擾對象之間存在著變化的電場，通過電容耦合可能形成電容性幹擾
，因其會產生幹擾電壓;空間電磁波的電
、磁場強度變化，可能產生感電勢導致的傳導電流和傳導電壓的幹擾;在交變磁場幹擾源中
，電流變化可能導致在電感性元件上產生感應電壓，因而產生電感性幹擾等等。

2電磁兼容性及其設計機理

2.1電磁兼容性

suizhedianqijidianzishebeizaixiandaihuashengchanzhongdeguangfanyingyong，shebeilianjieyuelaiyuefuza，gonglvyuelaiyueda，shuliangjijuzengjia，duishebeiyaoqiuyeyuelaiyuegao，pindairiyijiakuan
，shebeilingmindugenggao
，yincidiancijianrongxingwentibiandegengjiazhongyao。diancijianrong（EMC，ElectromagneticCompatibility）的(de)涵(han)義(yi)是(shi)指(zhi)處(chu)於(yu)電(dian)磁(ci)環(huan)境(jing)中(zhong)的(de)電(dian)子(zi)係(xi)統(tong)
，任(ren)何(he)其(qi)他(ta)事(shi)物(wu)都(dou)不(bu)可(ke)能(neng)對(dui)它(ta)構(gou)成(cheng)不(bu)能(neng)承(cheng)受(shou)的(de)電(dian)磁(ci)幹(gan)擾(rao)能(neng)力(li)，且(qie)設(she)備(bei)或(huo)係(xi)統(tong)都(dou)能(neng)夠(gou)正(zheng)常(chang)地(di)工(gong)作(zuo)。電(dian)磁(ci)兼(jian)容(rong)技(ji)術(shu)涉(she)及(ji)通(tong)信(xin)、計算機、電子、生產、軍事以及生活的各個方麵，是一門正在迅速發展的交叉學科。電磁兼容是研究在有限空間、有限時間與有限頻譜資源條件下
，不同設備相互之間可以共存而不致相互影響的科學。由上述電磁兼容定義可知，電磁兼容的涵義包括：設(she)備(bei)對(dui)周(zhou)圍(wei)其(qi)他(ta)設(she)備(bei)不(bu)產(chan)生(sheng)不(bu)能(neng)承(cheng)受(shou)的(de)幹(gan)擾(rao)，其(qi)本(ben)身(shen)也(ye)不(bu)受(shou)其(qi)他(ta)設(she)備(bei)幹(gan)擾(rao)的(de)影(ying)響(xiang)。電(dian)磁(ci)兼(jian)容(rong)性(xing)研(yan)究(jiu)涉(she)及(ji)多(duo)個(ge)方(fang)麵(mian)，首(shou)先(xian)是(shi)對(dui)電(dian)磁(ci)幹(gan)擾(rao)源(yuan)自(zi)身(shen)特(te)性(xing)的(de)研(yan)究(jiu);其次，電磁發射強度、幹擾機理與電磁幹擾抑製方法以及電磁幹擾的時頻域特性等方麵的研究，第三
，特別值得注意的是設備自身抗電磁幹擾性能的研究;最(zui)後(hou)，如(ru)何(he)評(ping)價(jia)電(dian)磁(ci)輻(fu)射(she)與(yu)傳(chuan)導(dao)特(te)性(xing)等(deng)電(dian)磁(ci)兼(jian)容(rong)性(xing)
，采(cai)用(yong)什(shen)麼(me)設(she)備(bei)與(yu)測(ce)量(liang)方(fang)法(fa)對(dui)電(dian)磁(ci)幹(gan)擾(rao)進(jin)行(xing)測(ce)量(liang)，如(ru)何(he)處(chu)理(li)測(ce)量(liang)數(shu)據(ju)與(yu)測(ce)量(liang)結(jie)果(guo)。從(cong)更(geng)大(da)範(fan)圍(wei)考(kao)慮(lv)，它(ta)還(hai)涵(han)蓋(gai)了(le)係(xi)統(tong)內(nei)及(ji)係(xi)統(tong)間(jian)的(de)電(dian)磁(ci)兼(jian)容(rong)性(xing)。電(dian)磁(ci)兼(jian)容(rong)性(xing)研(yan)究(jiu)內(nei)容(rong)包(bao)括(kuo)自(zi)然(ran)及(ji)人(ren)為(wei)電(dian)磁(ci)幹(gan)擾(rao)源(yuan)，如(ru)閃(shan)電(dian)現(xian)象(xiang)與(yu)靜(jing)電(dian)放(fang)電(dian)就(jiu)是(shi)自(zi)然(ran)電(dian)磁(ci)幹(gan)擾(rao)源(yuan)
，幹(gan)擾(rao)源(yuan)的(de)測(ce)量(liang)包(bao)括(kuo)開(kai)闊(kuo)場(chang)地(di)
、輻射、傳導與脈衝幹擾的測量（電浪湧、快速瞬變脈衝群與靜電放電）
，在實現電磁兼容性的技術方麵有屏蔽
、接地
、綁接與濾波等，也包括采用特殊設計技術以抑製電磁幹擾。

2.2抗電磁幹擾設計機理

要構成電磁幹擾必須同時具備三個條件：其一，必須有幹擾源存在，沒有幹擾源存在，顯然不可能對設備產生電磁幹擾;其二，有傳播電磁幹擾的通道存在
，否則不可能形成對設備的電磁幹擾;qisan，shebeiyaonenggoujieshoudaoganraoxinhao
，bingzhijieyingxiangdaoshebeidezhengchanggongzuo
，yincijishishebeijieshoudaoleganrao
，ruguocaiqujishucuoshikexiaochuqiduishebeideganrao。liru
，yigelubangxinghenqiangdeshebei，shibuhuishoudaodianciganraoyingxiangde。kangdianciganraoshejijilijiushiyaocaiqudiancijianrongxingsheji
，shishangshusangetiaojianbutongshijubei，yidadaotigaoshebeikangdianciganraodemude。

yidianzishebeikangganraoshejiweili，yinweishebeizhonggaopinganraotebietuchu
，shouxianshiduishebeifashedeshepinnengliangjinxingkongzhi
，shiqijinkenengdixiaoyimianganraoqitashebei，qici，weileshebeibushoudaowaijieganrao，bixujinliangjianxiaojinrugaishebeideshepinnengliang。dianciganraokeyijiezhufushehuozhechuandaochuanshuliangzhongfangshishixian
，ruganraoyuannengliangzhijiefushedaokongzhixian、信號線與電源線進入設備後

，可通過公共信號
、控(kong)製(zhi)電(dian)纜(lan)或(huo)公(gong)共(gong)電(dian)源(yuan)線(xian)等(deng)耦(ou)合(he)途(tu)徑(jing)直(zhi)接(jie)幹(gan)擾(rao)設(she)備(bei)的(de)正(zheng)常(chang)工(gong)作(zuo)。因(yin)此(ci)，可(ke)在(zai)設(she)備(bei)端(duan)口(kou)或(huo)敏(min)感(gan)回(hui)路(lu)，采(cai)用(yong)共(gong)模(mo)或(huo)差(cha)模(mo)抗(kang)幹(gan)擾(rao)措(cuo)施(shi)
，最(zui)大(da)限(xian)度(du)地(di)減(jian)少(shao)對(dui)其(qi)影(ying)響(xiang)，降(jiang)低(di)輻(fu)射(she)與(yu)傳(chuan)導(dao)的(de)能(neng)量(liang)

，提(ti)高(gao)設(she)備(bei)的(de)抗(kang)幹(gan)擾(rao)性(xing)能(neng)
，其(qi)抗(kang)電(dian)磁(ci)幹(gan)擾(rao)設(she)計(ji)機(ji)理(li)就(jiu)是(shi)杜(du)絕(jue)同(tong)時(shi)滿(man)足(zu)上(shang)述(shu)的(de)三(san)個(ge)必(bi)備(bei)條(tiao)件(jian)。基(ji)於(yu)此(ci)，其(qi)抗(kang)電(dian)磁(ci)幹(gan)擾(rao)設(she)計(ji)的(de)技(ji)術(shu)措(cuo)施(shi)可(ke)以(yi)是(shi)各(ge)種(zhong)各(ge)樣(yang)的(de)，隨(sui)著(zhe)技(ji)術(shu)的(de)進(jin)步(bu)，可(ke)采(cai)取(qu)的(de)技(ji)術(shu)措(cuo)施(shi)會(hui)越(yue)來(lai)越(yue)豐(feng)富(fu)，以(yi)保(bao)證(zheng)設(she)備(bei)設(she)計(ji)的(de)電(dian)磁(ci)兼(jian)容(rong)性(xing)。

3抗幹擾設計策略

抗kang電dian磁ci幹gan擾rao設she計ji就jiu是shi在zai複fu雜za電dian磁ci頻pin譜pu環huan境jing下xia
，采cai用yong綜zong合he技ji術shu措cuo施shi以yi保bao障zhang電dian子zi設she備bei正zheng確que發fa揮hui效xiao能neng。按an照zhao抗kang電dian磁ci幹gan擾rao設she計ji機ji理li

，首shou先xian是shi抑yi製zhi幹gan擾rao源yuan以yi防fang範fan電dian磁ci幹gan擾rao;其次是采取防電磁幹擾措施，以阻斷幹擾傳播途徑;最後，是降低電子設備對幹擾的敏感度，或者提高電子設備的魯棒性性能

，以預防與抑製電磁幹擾。針對電子係統的電纜接插件
、印製板布局、信號布置
，抑製幹擾布線

、元器件、濾波器、接地與旁路等環節可能引入的電磁幹擾信號，可采用隔離、電路阻抗控製、濾波、解耦
、密封、接地、屏蔽、正確布線等抗電磁幹擾措施。

3.1PCB版的合理布局與布線設計

在電路布局方麵，電源、模擬與數字電路的元件布局和布線是不同的，在元件布局時應將其分別放置
，應將高、低頻電路分開，盡可能將其各自隔離
，注意信號傳輸方向、途徑以及強

、弱信號的器件分布相互之間不要產生幹擾。對於容易產生噪聲幹擾的電路，如時鍾發生器、晶振與CPU時鍾等的輸入端等，應當相互盡可能地靠近些，以便於合理布局整個PCB版(ban)
，減(jian)少(shao)幹(gan)擾(rao)源(yuan)。強(qiang)弱(ruo)電(dian)流(liu)不(bu)同(tong)的(de)電(dian)路(lu)與(yu)易(yi)產(chan)生(sheng)噪(zao)聲(sheng)的(de)器(qi)件(jian)應(ying)盡(jin)可(ke)能(neng)遠(yuan)離(li)邏(luo)輯(ji)電(dian)路(lu)。最(zui)大(da)限(xian)度(du)地(di)減(jian)少(shao)信(xin)號(hao)通(tong)路(lu)與(yu)電(dian)路(lu)元(yuan)件(jian)布(bu)局(ju)中(zhong)無(wu)用(yong)信(xin)號(hao)的(de)相(xiang)互(hu)耦(ou)合(he)。為(wei)避(bi)免(mian)模(mo)擬(ni)

、數字電路產生公共阻抗耦合
，將低電平的模擬與數字電路分開，並且遠離無濾波的電源和高電平信號線;在PCB版布局上，應將不同的高、中
、低速邏輯電路分別布局於不同的區域，確保同層相鄰布線、同板相鄰層、相鄰板之間的平行信號線盡可能長度最小;EMI濾波器放置於同一線路板並盡可能靠近EMI源;整流器、DC/DC變換器與開關元件與變壓器的放置位置應當盡可能地靠近以縮短導線長度。濾波電容器、調壓元件與整流二極管的放置位置也應當盡可能地靠近，以減少對外部的幹擾;噪聲與非噪聲元件盡量遠離
，將印刷電路板按電流開關特性與頻率分區
，杜絕大電流、高速開關線與噪聲敏感布線相互平行。

在PCB版電路布線方麵，為了提高電磁兼容性
，可以采取以下的布線策略：為避免集中電場耦合到較強噪聲的相鄰路徑，在轉彎處路徑采用45°以避免直角布線;在傳送高頻與敏感信號路徑上不采用短截線，以避免在短截線上產生振蕩;保持從驅動到負載的路徑寬度不變，以避免產生反射導致線路阻抗不平衡;在多個PCBbandixianlianjieshi
，weilebimianduanjiexianxinhaolujing，bixudujuecaiyongshuxingpailiedegaosuheminganxinhaoxian，tongyangyeyaodujuefushexingpailiedegaosuheminganxinhaoxian，yibimianchanshengfanshehefusheganrao;密集的電源和地層過孔會導致電源阻抗增加，電源在該點形成高阻抗，影響射頻電流傳遞，因此應當避免過孔密度過大;所有敷銅區直接連接到地，避免敷銅區變成輻射天線;除上述常用的布線策略外，其它布線策略這裏就不討論了。

3.2接地係統設計

接jie地di係xi統tong設she計ji是shi複fu雜za的de，要yao考kao慮lv的de因yin素su很hen多duo。電dian磁ci屏ping蔽bi有you利li於yu電dian磁ci幹gan擾rao的de相xiang互hu隔ge離li，在zai電dian子zi設she備bei中zhong
，如ru將jiang屏ping蔽bi與yu接jie地di結jie合he使shi用yong，那na麼me電dian子zi設she備bei中zhong的de絕jue大da部bu分fen電dian磁ci幹gan擾rao問wen題ti是shi可ke以yi獲huo得de解jie決jue的de。為wei了le使shi接jie地di係xi統tong的de接jie地di阻zu抗kang最zui小xiao
，接jie地di係xi統tong設she計ji可ke以yi采cai用yong以yi下xia技ji術shu措cuo施shi。

①接地點選擇。低頻電路中電感影響較小，為避免多點接地形成環流導致幹擾，在工作於1MHz頻率以下時
，應采用單點接地。高頻電路中電感影響較大，在工作於10MHz頻率以上時
，可采用就近多點接地，地線應短而粗，以降低地線阻抗。

②數(shu)字(zi)電(dian)路(lu)與(yu)模(mo)擬(ni)電(dian)路(lu)接(jie)地(di)必(bi)須(xu)嚴(yan)格(ge)分(fen)開(kai)，並(bing)且(qie)分(fen)別(bie)與(yu)電(dian)源(yuan)端(duan)地(di)線(xian)相(xiang)連(lian)，兩(liang)者(zhe)地(di)線(xian)不(bu)可(ke)以(yi)相(xiang)混(hun)，此(ci)外(wai)
，還(hai)要(yao)注(zhu)意(yi)盡(jin)量(liang)加(jia)大(da)模(mo)擬(ni)電(dian)路(lu)的(de)接(jie)地(di)麵(mian)積(ji)，以(yi)減(jian)少(shao)接(jie)地(di)阻(zu)抗(kang)。

③由you於yu導dao體ti電dian感gan與yu導dao體ti長chang度du成cheng正zheng比bi而er與yu直zhi徑jing成cheng反fan比bi，因yin此ci接jie地di線xian應ying盡jin量liang短duan而er粗cu，使shi其qi可ke通tong過guo三san倍bei於yu印yin刷shua線xian路lu板ban的de允yun許xu電dian流liu
，以yi提ti高gao抗kang噪zao能neng力li。

④數字電路的接地線應當構成閉環路，避免耗電量大時加大電位差值

，以提高PCB抗噪聲能力。

⑤為了減少接地阻抗

，將多層線路板的其中一層作為接地層並起屏蔽作用，一般將印刷板周邊布作地線。

⑥在電源板麵和接地板麵的絕緣薄層間存在電容，將其放置在相鄰層可構成去耦電容，從而提高高頻率響應特性。

⑦低速電路和元件的分布與放置應當盡量使其靠近電源麵，而高速電路和元件的分布與放置應當盡量使其靠近接地麵。

⑧多電源供電時，各個電源應當分開接地。

電子設備接地係統結構複雜
，有多種接地方式，如數字係統（邏輯地）和模擬係統接地，機殼接地（屏蔽地）與係統接地等，接地技術在多層與單層PCB板中都有廣泛應用，其目標是實現接地阻抗的最小化，減少接地回路電勢的不良影響。

4 結語

隨sui著zhe微wei電dian子zi技ji術shu的de快kuai速su發fa展zhan
，電dian子zi設she備bei更geng新xin換huan代dai越yue來lai越yue快kuai，電dian磁ci兼jian容rong性xing設she計ji變bian得de更geng加jia重zhong要yao。但dan是shi電dian子zi設she備bei設she計ji的de成cheng功gong經jing驗yan表biao明ming，如ru將jiang屏ping蔽bi與yu接jie地di措cuo施shi結jie合he使shi用yong
，就jiu可ke對dui外wai部bu產chan生sheng的de電dian磁ci幹gan擾rao進jin行xing抑yi製zhi
，解jie決jue電dian子zi設she備bei中zhong的de絕jue大da部bu分fen電dian磁ci幹gan擾rao問wen題ti。

相關閱讀：

實例講解：家用電器電磁兼容性設計
四招幫你輕鬆搞定電磁兼容測試故障！
網友發問：哪些技術可排除電磁兼容問題？