電源完整性的概念

電源完整性（PI，Power Integrity)就是為板級係統提供一個穩定可靠的電源分配係統（PDS）。實質上是要使係統在工作時，電源、地噪聲得到有效的控製，在一個很寬的頻帶範圍內為芯片提供充足的能量，並充分抑製芯片工作時所引起的電壓波動、輻射及串擾。

隨(sui)著(zhe)超(chao)大(da)規(gui)模(mo)集(ji)成(cheng)電(dian)路(lu)工(gong)藝(yi)的(de)發(fa)展(zhan)
，芯(xin)片(pian)工(gong)作(zuo)電(dian)壓(ya)越(yue)來(lai)越(yue)低(di)，而(er)工(gong)作(zuo)速(su)度(du)越(yue)來(lai)越(yue)快(kuai)，功(gong)耗(hao)越(yue)來(lai)越(yue)大(da)

，單(dan)板(ban)的(de)密(mi)度(du)也(ye)越(yue)來(lai)越(yue)高(gao)

，因(yin)此(ci)對(dui)電(dian)源(yuan)供(gong)應(ying)係(xi)統(tong)在(zai)整(zheng)個(ge)工(gong)作(zuo)頻(pin)帶(dai)內(nei)的(de)穩(wen)定(ding)性(xing)提(ti)出(chu)了(le)更(geng)高(gao)的(de)要(yao)求(qiu)。電(dian)源(yuan)完(wan)整(zheng)性(xing)設(she)計(ji)的(de)水(shui)平(ping)直(zhi)接(jie)影(ying)響(xiang)著(zhe)係(xi)統(tong)的(de)性(xing)能(neng)，如(ru)整(zheng)機(ji)可(ke)靠(kao)性(xing)，信(xin)噪(zao)比(bi)與(yu)誤(wu)碼(ma)率(lv)，及(ji)EMI/EMC等重要指標。板級電源通道阻抗過高和同步開關噪聲SSN過大會帶來嚴重的電源完整性問題，這些會給器件及係統工作穩定性帶來致命的影響。PI設計就是通過合理的平麵電容、分立電容、平麵分割應用確保板級電源通道阻抗滿足要求，確保板級電源質量符合器件及產品要求

，確保信號質量及器件、產品穩定工作。

電源完整性PI與信號完整性SI的相互影響：從整個仿真領域來看，剛開始大家都把注意力放在信號完整性上，但是實際上電源完整性和信號完整性是相互影響相互製約的。電源
、地平麵在供電的同時也給信號線提供參考回路，直接決定回流路徑，從而影響信號的完整性；tongyangxinhaowanzhengxingdebutongchulifangfayehuigeidianyuanxitongdailaibutongdechongji，jineryingxiangdianyuandewanzhengxingsheji。suoyiduidianyuanwanzhengxinghexinhaodewanzhengxingdironghuiguantongshihenyouyichude。shejigongchengshizaizhangwolexinhaowanzhengxingshejifangfazhihou，chongshidianyuanwanzhengxingshejizhishixiandehenyoubiyao。

電源完整性研究的內容：電源完整性仿真的內容很多，但主要的幾個方麵如下：

1：板級電源通道阻抗仿真分析

，在充分利用平麵電容的基礎上，通過仿真分析確定旁路電容的數量、種類、位置等，以確保板級電源通道阻抗滿足器件穩定工作要求。

2：板級直流壓降仿真分析，確保板級電源通道滿足器件的壓降限製要求。

3：板級諧振分析
，避免板級諧振對電源質量及EMI的致命影響等。

電源完整性仿真

電源分配係統（PDS）：shangtushiyizhangjingdiandedianyuanfenpeixitongtexingtu，xiangxindajiadoubijiaoshuxi。congzhegetulimian，womenkeyijiangzhenggedianyuanpinduanfenchengjibufen。zaidipinduan
，dianyuanzaoshengzhuyaokaodianyuanzhuanhuanxinpianVRM來濾波。在幾MHZ到幾百MHZ的頻段，電源噪聲主要是由板級分立電容和PCB的電源地平麵對來濾波。在高頻部分，電源噪聲主要是由PCB的de電dian源yuan地di平ping麵mian對dui和he芯xin片pian內nei部bu的de高gao頻pin電dian容rong來lai濾lv波bo。我wo們men在zai做zuo仿fang真zhen的de時shi候hou
，對dui低di頻pin和he高gao頻pin部bu分fen的de仿fang真zhen精jing度du都dou還hai不bu準zhun確que，真zhen正zheng有you意yi義yi的de頻pin段duan主zhu要yao還hai是shi在zai幾jiMHZ到幾百MHZ這個頻段。

電源分配係統 

目標阻抗Ztarget

該聊聊大家都很熟悉的目標阻抗Ztarget了。筆者認為，這個目標阻抗是電源完整性仿真裏的一個有用但不精確的標準。



其中：Ztarget目標阻抗

Power Supply Voltage是工作電壓

Allowed Ripple 是允許的工作電壓紋波係數

Current 是工作電流，目前這個值是用最大電流的1/2來替代。
[page]
大家都知道
，電源測試的時候，主要是測試紋波，噪聲，但是業界目前還很難通過軟件進行時域的紋波噪聲仿真（一些大公司已經通過測試來建立芯片的噪聲模型， 然後用這個模型直接仿真，得到的結果就是電源噪聲
，但目前還處於探索階段，沒有推廣使用），而是仿真電源分配係統的電源阻抗，他們的關係可以通過V=R/I來聯係。因此如果還是仿真阻抗曲線的話，測試與仿真不能形成閉環。

在衡量這個阻抗曲線是否能滿足要求的時候
，使用了這個目標阻抗的標準，但是仔細想想，這個標準還是有很多問題的，比如：zhelidedianliuduodaheshi
？shijidedanbangonghaoshiyigedongtaigonghao，shibuduandebiande。zaidanbandezhenggepinduanfanweili
，shiyongtongyidemubiaozukangzhi，kendingyeshibuhelide
，yinggaishigegepinduan，biaozhunbuyiyang。

雖(sui)然(ran)有(you)這(zhe)些(xie)問(wen)題(ti)存(cun)在(zai)，但(dan)這(zhe)個(ge)標(biao)準(zhun)還(hai)是(shi)很(hen)有(you)用(yong)的(de)
，可(ke)以(yi)通(tong)過(guo)這(zhe)個(ge)標(biao)準(zhun)衡(heng)量(liang)電(dian)源(yuan)平(ping)麵(mian)的(de)好(hao)壞(huai)。就(jiu)如(ru)目(mu)前(qian)的(de)時(shi)序(xu)計(ji)算(suan)
，大(da)家(jia)基(ji)本(ben)上(shang)都(dou)是(shi)通(tong)過(guo)公(gong)式(shi)對(dui)時(shi)序(xu)進(jin)行(xing)計(ji)算(suan)，就(jiu)是(shi)所(suo) 謂的靜態時序分析。雖然這個靜態時序分析對電源波動，ISI,SSN等問題考慮不周到
，也就是說計算結果不準確，但用來衡量接口時序還是很有用的。因此筆 者認為，目標阻抗是一個有用而不準確的標準。

關於電容的資料很多，這裏隻做簡單介紹，下次將介紹在PI仿真裏麵很重要的平麵板電容。

電容不僅僅是電容：在頻率很高時
，電容不能再被當作一個理想的電容看
，而應該充分考慮到它的寄生參數效應，通常電容的寄生參數為ESR,ESL。串聯的RLC電路在f處諧振。其曲線如下圖。圖中f為串聯諧振頻率（SRF），在f之前為容性，而在f之後，則為感性



，相當一個電感，所以在選擇濾波電容時
，必須使電容器工作在諧振頻率之前。

電源完整性仿真

在仿真的時候，由於目前VRM的模型基本上是不準確的，低頻的濾波靠DC/DC電源轉換芯片來完成，一般300K以下的低頻阻抗曲線是不準確地。頻率範圍的上限一般取信號的截止頻率fknee=0.35 /Trrise，其中Trise為信號上升時間。

但是也要明白一點，如果你隻是做板級電源完整性仿真，最多考慮到1G就可以了，因為大於1G以後

，要靠芯片內部的電容來濾波，在做板級仿真的時候
，沒有芯 片內部的模型，所以高頻部分的仿真也是不準確的。當然了

，如果您有芯片內部的信息，也可以用SIWAVE等軟件做DIE-PACKAGE-BOARD的協 同仿真，高頻部分也就準確了。

因此很多情況下，低頻仿真不出電源負反饋
、高頻仿真不出芯片內電容, 我們不要把仿真的結果當做絕對值，可以把它當作是相對值，通過去耦電容的選擇和放置、電源和地平麵的分割等方法來優化阻抗。祝願各位在做仿真的時候能靈活運用。



相關閱讀：

節省空間有奇招：PCB印製電路板銅皮走線的關鍵
開關電源PCB電路板設計中的線間距如何度量？
略談Allegro Pcb Design 小技巧（上）