一、影響EMC的因數

1、頻率

高頻產生更多的發射，周期性信號產生更多的發射。在高頻單片機係統中，當器件開關時產生電流尖峰信號；在模擬係統中，當負載電流變化時產生電流尖峰信號。

2
、電壓

電源電壓越高，意味著電壓振幅越大，發射就更多，而低電源電壓影響敏感度。

3．接地

在所有EMC題目中，主要題目是不適當的接地引起的。有三種信號接地方法：單點、多點和混合。在頻率低於1MHz時

，可采用單點接地方法，但不適宜高頻；zaigaopinyingyongzhong，zuihaocaiyongduodianjiedi。hunhejiedishidipinyongdandianjiedi，ergaopinyongduodianjiedidefangfa。dixianbujushiguanjian
，gaopinshuzidianluhedidianpingmonidianludejiedidianlujinbunenghunhe。

4、電源往耦

當器件開關時，在電源線上會產生瞬態電流
，必須衰減和濾掉這些瞬態電流。來自高di/dt源的瞬態電流導致地和線跡“發射”電壓，高di/dt產(chan)生(sheng)大(da)範(fan)圍(wei)的(de)高(gao)頻(pin)電(dian)流(liu)
，激(ji)勵(li)部(bu)件(jian)和(he)線(xian)纜(lan)輻(fu)射(she)。流(liu)經(jing)導(dao)線(xian)的(de)電(dian)流(liu)變(bian)化(hua)和(he)電(dian)感(gan)會(hui)導(dao)致(zhi)壓(ya)降(jiang)，減(jian)小(xiao)電(dian)感(gan)或(huo)電(dian)流(liu)隨(sui)時(shi)間(jian)的(de)變(bian)化(hua)可(ke)使(shi)該(gai)壓(ya)降(jiang)最(zui)小(xiao)。

5、PCB設計

適當的印刷電路板（PCB）布線對防止EMI是至關重要的。

二
、對幹擾措施的硬件處理方法

1

、輸入/輸出的電磁兼容性設計

在單片機係統中輸進/輸出也是幹擾源的傳導線，和接收射頻幹擾信號的拾檢源
，我們設計時一般要采取有效的措施：

①采用必要的共模/差模抑製電路，同時也要采取一定的濾波和防電磁屏蔽措施以減小幹擾的進進。

②在條件許可的情況下盡可能采取各種隔離措施（如光電隔離或者磁電隔離），從而阻斷幹擾的傳播。

2、振蕩器

大部分的單片機都有一個耦合於外部晶體或陶瓷諧振器的振蕩器電路。在PCB上，要求外接是電容
、晶體或陶瓷諧振器的引線越短越好。RC振蕩器對幹擾信號有潛伏的敏感性
，它能產生很短的時鍾周期
，因而最好選晶體或陶瓷諧振器。另外

，石英晶體的外殼要接地。

3、印刷線路板（PCB）的電磁兼容性設計

PCB是單片機係統中電路元件和器件的支撐件
，它提供電路元件和器件之間的電氣連接。隨著電子技術的飛速發展
，PCB的密度越來越高。PCBshejidehaohuaiduidanpianjixitongdediancijianrongxingyingxianghenda，shijianzhengshi
，jishidianluyuanlitushejizhengque
，yinshuadianlubanshejibudang
，yehuiduidanpianjixitongdekekaoxingchanshengbuliyingxiang。liru，jiaruyinshuadianlubandeliangtiaoxipingxingxiankaodehenjin，huixingchengxinhaoboxingdeyanchi，zaichuanshuxiandezhongduanxingchengfanshezaosheng。yinci，zaishejiyinshuadianlubandeshihou，yingliuyicaiyongzhengquedefangfa

，zunshouPCB設計的一般原則，並應符合抗幹擾的設計要求。要使電子電路獲得最佳性能，元器件的布局及導線的布設是很重要的。

4、防雷擊措施

室外使用的單片機係統或從室外排擠引進室內的電源線、信號線
，要考慮係統的防雷擊題目。常用的防雷擊器件有：氣體放電管、TVS（Transient Voltage Suppression）等。氣體放電管是當電源的電壓大於某一數值時，通常為數十V或數百V，氣體擊穿放電，將電源線上強衝擊脈衝導進大地。TVS可以看成兩個並聯且方向相反的齊納二極管
，當兩端電壓高於某一值時導通。其特點是可以瞬態通過數百乃上千A的電流。
[page]
5

、單片機複位電路的設計

在單片機係統中，看門狗係統對整個單片機的運行起著特別重要的作用，由於所有的幹擾源不可能全部被隔離或往除，一旦進進CPU幹擾程序的正常運行，那麼複位係統結合軟件處理措施就成了一道有效的糾錯防禦的屏障了。常用的複位係統有以下兩種：

①外部複位係統。外部“看門狗”電路可以自己設計也可以用專門的“看門狗”芯片來搭建。然而，他們各有優缺點，大部分專用“看門狗”芯片對低頻“喂狗”信號不能響應
，而高頻“喂狗”信號都能響應，使其在低頻“喂狗”信號下產生複位動作而在高頻的“喂狗”信號下不產生複位動作

，這樣
，假如程序係統陷進一個死循環
，而該循環中恰巧有著“喂狗”信號的話，那麼該複位電路就無法實現它的應有的功能了。然而，我們自己可以設計一個具有帶通的“喂狗”電路和其他複位電路構成的係統就是一個很有效外部監控係統了。

②現xian在zai越yue來lai越yue多duo的de單dan片pian機ji都dou帶dai有you自zi己ji的de片pian上shang複fu位wei係xi統tong，這zhe樣yang用yong戶hu就jiu可ke以yi很hen方fang便bian的de使shi用yong其qi內nei部bu的de複fu位wei定ding時shi器qi了le
，但dan是shi
，有you一yi些xie型xing號hao的de單dan片pian機ji它ta的de複fu位wei指zhi令ling太tai過guo於yu簡jian單dan，這zhe樣yang也ye會hui存cun在zai象xiang上shang述shu死si循xun環huan那na樣yang的de“喂狗”指令，使其失往監控作用。有一些單片機的片上複位指令就做的比較好
，一般他們把“喂狗”信號做成固定格式的多條指令依順序來執行
，假如有一定錯誤則該“喂狗”操縱無效，這樣就大大進步了複位電路的可靠性。

三、對幹擾措施的軟件處理方法

電磁幹擾源所產生的幹擾信號在一些特定的情況下（比如在一些電磁環境比較惡劣的情況下）是無法完全消除的
，終極將會進進CPU處理的的核心單元，這樣在一些大規模集成電路經常會受到幹擾，導致不能正常工作或在錯誤狀態下工作。特別是像RAM這種利用雙穩態進行存儲的器件，往往會在強幹擾下發生翻轉，使原來存儲的“0”變為“1”，或者“1”變為“0”；一些串行傳輸的時序及數據會因幹擾而發生改變

；更嚴重的會破壞一些重要的數據參數等；造成的後果往往是很嚴重的。在這種情況下軟件設計的好壞直接影響到整個係統的抗幹擾能力的高低。

1、對RAM和FLASH（ROM）的檢測

在編製程序時我們最好是寫進一些檢測程序來測試RAM和FLASH（ROM）的數據代碼

，看有無發生錯誤，一旦發生要立即糾正

，糾正不了的要及時給出錯誤指示，以便用戶往處理。

另外，在編製程序時加進程序冗餘是不可缺少的。在一定的地方加進三條或三條以上NOP指令對程序的重組有著很有效防止作用。同時，在程序的運行狀態中要引進標誌數據和檢測狀態，從而及時發現和糾正錯誤產生。

2
、程序會由於電磁幹擾大致會一下幾種情況：

①程(cheng)序(xu)跑(pao)飛(fei)。這(zhe)種(zhong)情(qing)況(kuang)是(shi)最(zui)常(chang)見(jian)的(de)幹(gan)擾(rao)結(jie)果(guo)，一(yi)般(ban)來(lai)說(shuo)有(you)一(yi)個(ge)好(hao)的(de)複(fu)位(wei)係(xi)統(tong)或(huo)軟(ruan)件(jian)幀(zhen)測(ce)係(xi)統(tong)即(ji)可(ke)
，對(dui)整(zheng)個(ge)運(yun)行(xing)係(xi)統(tong)的(de)不(bu)會(hui)產(chan)生(sheng)太(tai)大(da)的(de)影(ying)響(xiang)。

②sixunhuanhuobuzhengchangchengxudaimayunxing。dangranzhezhongsixunhuanhebuzhengchangchengxudaimabingfeishejizhiyuanyouyixiejinde，womenzhidaochengxudezhilingshiyouzijiezuchengde，youdeshidanzijiezhilingeryoudeshiduozijiezhiling，dangganraochanshenghoushidePC指(zhi)針(zhen)發(fa)生(sheng)變(bian)化(hua)

，從(cong)而(er)使(shi)原(yuan)來(lai)的(de)程(cheng)序(xu)代(dai)碼(ma)發(fa)生(sheng)了(le)重(zhong)組(zu)產(chan)生(sheng)了(le)不(bu)可(ke)猜(cai)測(ce)的(de)可(ke)執(zhi)行(xing)的(de)程(cheng)序(xu)代(dai)碼(ma)，那(na)麼(me)，這(zhe)種(zhong)錯(cuo)誤(wu)是(shi)致(zhi)命(ming)的(de)，它(ta)會(hui)有(you)可(ke)能(neng)會(hui)往(wang)修(xiu)改(gai)重(zhong)要(yao)的(de)數(shu)據(ju)參(can)數(shu)
，有(you)可(ke)能(neng)產(chan)生(sheng)不(bu)可(ke)猜(cai)測(ce)的(de)控(kong)製(zhi)輸(shu)出(chu)等(deng)一(yi)係(xi)列(lie)錯(cuo)誤(wu)狀(zhuang)態(tai)。

3
、對重要參數儲存的措施

一般情況下，我們可以采用錯誤檢測與糾正來有效地減少或避免這種情況的出現。根據檢錯、糾錯的原理
，主要思想是在數據寫進時，根據寫進的數據天生一定位數的校驗碼，與相應的數據一起保存起來；當(dang)讀(du)出(chu)時(shi)，同(tong)時(shi)也(ye)將(jiang)校(xiao)驗(yan)碼(ma)讀(du)出(chu)，進(jin)行(xing)判(pan)決(jue)。假(jia)如(ru)出(chu)現(xian)一(yi)位(wei)錯(cuo)誤(wu)則(ze)自(zi)動(dong)糾(jiu)正(zheng)，將(jiang)正(zheng)確(que)的(de)數(shu)據(ju)送(song)出(chu)，並(bing)同(tong)時(shi)將(jiang)改(gai)正(zheng)以(yi)後(hou)的(de)數(shu)據(ju)回(hui)寫(xie)覆(fu)蓋(gai)原(yuan)來(lai)錯(cuo)誤(wu)的(de)數(shu)據(ju)；假如出現兩位錯誤則產生中斷報告

，通知CPUjinxingyichangchuli。suoyouzheyiqiedongzuodoushikaoruanjianshejizidongwanchengde，juyoushishixinghezidongwanchengdetedian。tongguozheyangdesheji，nengdadajinbuxitongdekangganraonengli，congerjinbuxitongdekekaoxing。

檢錯與糾錯原理：
首(shou)先(xian)來(lai)看(kan)看(kan)檢(jian)錯(cuo)和(he)糾(jiu)錯(cuo)的(de)基(ji)本(ben)原(yuan)理(li)。進(jin)行(xing)差(cha)錯(cuo)控(kong)製(zhi)的(de)基(ji)本(ben)思(si)想(xiang)是(shi)在(zai)信(xin)息(xi)碼(ma)組(zu)中(zhong)以(yi)一(yi)定(ding)規(gui)則(ze)加(jia)進(jin)不(bu)同(tong)方(fang)式(shi)的(de)冗(rong)餘(yu)碼(ma)，以(yi)便(bian)在(zai)信(xin)息(xi)讀(du)出(chu)的(de)時(shi)候(hou)依(yi)靠(kao)多(duo)餘(yu)的(de)監(jian)視(shi)碼(ma)或(huo)校(xiao)碼(ma)碼(ma)來(lai)發(fa)現(xian)或(huo)自(zi)動(dong)糾(jiu)正(zheng)錯(cuo)誤(wu)。

針對誤碼發生的特點
，即錯誤發生的隨機性和小概任性
，它幾乎總是隨機地影響某個字節中的某一位（bit），因此
，假如能夠設計自動糾正一位錯誤
，而檢查兩位錯誤的編碼方式。就可以大大進步係統的可靠性。

相關閱讀：

幾種可有效開關電源的電磁幹擾抑製方法
大咖告訴你：電磁兼容/電磁幹擾的設計技巧和實戰設計問答
【24條忠告】降低PCB設計中噪聲與電磁幹擾