我們知道，在進行電路設計時，為了提高產品的性能
，我們必須要考慮到其所受電磁幹擾情況。解決EMI問題的辦法很多
，現代的EMI抑製方法包括：利用EMI抑製塗層、選用合適的EMI抑製零配件和EMI仿真設計等。本文從最基本的PCB布板出發，討論PCB分層堆疊在控製EMI輻射中的作用和設計技巧。


電源彙流排

在IC的電源引腳附近合理地安置適當容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題並非到此為止。由於電容呈有限頻率響應的特性，這使得電容 無法在全頻帶上生成幹淨地驅動IC輸出所需要的諧波功率。除此之外，電源彙流排上形成的瞬態電壓在去耦路徑的電感兩端會形成電壓降，這些瞬態電壓就是主要 的共模EMI幹擾源。我們應該怎麼解決這些問題?

就我們電路板上的IC而言
，IC周圍的電源層可以看成是優良的高頻電容器
，takeyishoujiweiganjingshuchutigonggaopinnengliangdefenlidianrongqisuoxieloudenabufennengliang。ciwai
，youliangdedianyuancengdedianganyaoxiao，congerdiangansuohechengdeshuntaixinhaoyexiao，jinerjiangdigongmoEMI。

當然，電源層到IC電源引腳的連線必須盡可能短，因為數位信號的上升沿越來越快
，最好是直接連到IC電源引腳所在的焊盤上


，這要另外討論。

為了控製共模EMI，電源層要有助於去耦和具有足夠低的電感
，這個電源層必須是一個設計相當好的電源層的配對。有人可能會問，好到什麽程度才算好?問題 的答案取決於電源的分層
、層間的材料以及工作頻率(即IC上升時間的函數)。通常，電源分層的間距是6mil，夾層是FR4材料，則每平方英寸電源層的等 效電容約為75pF。顯然，層間距越小電容越大。

上升時間為100到300ps的器件並不多，但是按照目前IC的發展速度，上升時間在 100到300ps範圍的器件將占有很高的比例。對於100到 300ps上升時間的電路，3mil層間距對大多數應用將不再適用。那時，有必要采用層間距小於1mil的分層技術，並用介電常數很高的材料代替FR4介 電材料。現在，陶瓷和加陶塑料可以滿足100到300ps上升時間電路的設計要求。

盡管未來可能會采用新材料和新方法
，但對於今天常見的1到3ns上升時間電路
、3到6mil層間距和FR4介電材料，通常足夠處理高端諧波並使瞬態信號足夠低，就是說，共模EMI可以降得很低。本文給出的PCB分層堆疊設計實例將假定層間距為3到6mil。

電磁屏蔽

從(cong)信(xin)號(hao)走(zou)線(xian)來(lai)看(kan)
，好(hao)的(de)分(fen)層(ceng)策(ce)略(lve)應(ying)該(gai)是(shi)把(ba)所(suo)有(you)的(de)信(xin)號(hao)走(zou)線(xian)放(fang)在(zai)一(yi)層(ceng)或(huo)若(ruo)幹(gan)層(ceng)

，這(zhe)些(xie)層(ceng)緊(jin)挨(ai)著(zhu)電(dian)源(yuan)層(ceng)或(huo)接(jie)地(di)層(ceng)。對(dui)於(yu)電(dian)源(yuan)，好(hao)的(de)分(fen)層(ceng)策(ce)略(lve)應(ying)該(gai)是(shi)電(dian)源(yuan)層(ceng)與(yu)接(jie)地(di)層(ceng)相(xiang)鄰(lin)，且(qie)電(dian)源(yuan)層(ceng)與(yu)接(jie)地(di)層(ceng)的(de)距(ju)離(li)盡(jin)可(ke)能(neng)小(xiao)，這(zhe)就(jiu)是(shi)我(wo)們(men)所(suo)講(jiang)的(de)“分層"策略。

PCB堆疊

什麽樣的堆疊策略有助於屏蔽和抑製EMI?以下分層堆疊方案假定電源電流在單一層上流動，單電壓或多電壓分布在同一層的不同部份。多電源層的情形稍後討論。

4層板

4層板設計存在若幹潛在問題。首先
，傳統的厚度為62mil的四層板，即使信號層在外層
，電源和接地層在內層，電源層與接地層的間距仍然過大。

如果成本要求是第一位的
，可以考慮以下兩種傳統4層板的替代方案。這兩個方案都能改善EMI抑製的性能，但隻適用於板上元件密度足夠低和元件周圍有足夠麵積(放置所要求的電源覆銅層)的場合。

第一種為首選方案，PCB的外層均為地層，中間兩層均為信號/電源層。信號層上的電源用寬線走線

，這可使電源電流的路徑阻抗低，且信號微帶路徑的阻抗也 低。從EMI控製的角度看，這是現有的最佳4層PCB結構。第二種方案的外層走電源和地，中間兩層走信號。該方案相對傳統4層板來說

，改進要小一些，層間 阻抗和傳統的4層板一樣欠佳。

如(ru)果(guo)要(yao)控(kong)製(zhi)走(zou)線(xian)阻(zu)抗(kang)，上(shang)述(shu)堆(dui)疊(die)方(fang)案(an)都(dou)要(yao)非(fei)常(chang)小(xiao)心(xin)地(di)將(jiang)走(zou)線(xian)布(bu)置(zhi)在(zai)電(dian)源(yuan)和(he)接(jie)地(di)鋪(pu)銅(tong)島(dao)的(de)下(xia)邊(bian)。另(ling)外(wai)，電(dian)源(yuan)或(huo)地(di)層(ceng)上(shang)的(de)鋪(pu)銅(tong)島(dao)之(zhi)間(jian)應(ying)盡(jin)可(ke)能(neng)地(di)互(hu)連(lian)在(zai)一(yi)起(qi)
，以(yi)確(que)保(bao)DC和低頻的連接性。

6層板

如果4層板上的元件密度比較大，則最好采用6層板。但是

，6層板設計中某些疊層方案對電磁場的屏蔽作用不夠好
，對電源彙流排瞬態信號的降低作用甚微。下麵討論兩個實例。

第一例將電源和地分別放在第2和第5層
，由於電源覆銅阻抗高，對控製共模EMI輻射非常不利。不過
，從信號的阻抗控製觀點來看，這一方法卻是非常正確的。

相關閱讀：

EMI濾波器：還得掌握這些設計方法

試比較鋰離子電池不同的電路保護方案