【導讀】在考慮EMI控製時
，設計工程師及PCB板級設計工程師首先應該考慮IC芯片的選擇，了解PCB中集成電路EMI的主要來源有助於解決EMI控製問題。

 

　　電磁兼容設計通常要運用各項控製技術，一般來說
，越接近EMI源，實現EM控製所需的成本就越小。PCB上的集成電路芯片是EMI最主要的能量來源，因此，如果能夠深入了解集成電路芯片的內部特征

，可以簡化PCB和係統級設計中的EMI控製。

 

　　集成電路的某些特征如封裝類型、偏置電壓和芯片的：工藝技術(例如CMoS、ECI)等都對電磁幹擾有很大的影響。下麵將著重探討IC對EMI控製的影響。

 

　　PCB中集成電路EMI的來源主要有：數字集成電路從邏輯高到邏輯低之間轉換或者從邏輯低到邏輯高之間轉換過程中，輸出端產生的方波信號頻率導致的EMl信號電壓和信號電流電場和磁場芯片自身的電容和電感等。

 

　　集成電路芯片輸出端產生的方波中包含頻率範圍寬廣的正弦諧波分量，這些正弦諧波分量構成工程師所關心的EMI頻率成分。最高EMI頻率也稱為EMI發射帶寬，它是信號上升時間(而不是信號頻率)的函數。

 

　　計算EMI發射帶寬的公式為：f=0.35/Tr

 

　　式中，廠是頻率，單位是GHz;7r是信號上升時間或者下降時間，單位為ns。

 

　　從上述公式中可以看出，如果電路的開關頻率為50MHz，而采用的集成電路芯片的上升時間是1ns
，那麼該電路的最高EMI發射頻率將達到 350MHz，遠遠大於該電路的開關頻率。而如果彙的—上升時間為5肋Fs，那麼該電路的最高EMI發射頻率將高達700MHz。

 

　　電路中的每一個電壓值都對應一定的電流，同樣每一個電流都存在對應的電壓。當IC的輸出在邏輯高到邏輯低或者邏輯低到邏輯高之間變換時
，這些信號電壓 hexinhaodianliujiuhuichanshengdianchanghecichang，erzhexiedianchanghecichangdezuigaopinlvjiushifashedaikuan。dianchanghecichangdeqiangduyijiduiwaifushedebaifenbi，bujinshixinhaoshangshengshijiandehanshu，tongshiyequjue 於對信號源到負載點之間信號通道上電容和電感的控製的好壞，因此
，信號源位於PCB板的彙內部，而負載位於其他的IC內部，這些IC可能在PCB上，也可 能不在該PCB上。為了有效地控製EMI


，不僅需要關注彙;芭片自身的電容和電感，同樣需要重視PCB上存在的電容和電感。

 

　　當信號電壓與信號回路之間的鍋合不緊密時，電路的電容就會減小，因而對電場的抑製作用就會減弱，從而使EMI增大;電路中的電流也存在同樣的情況，如 果電流同返回路徑之間鍋合不;佳，勢必加大回路上的電感
，從而增強了磁場
，最終導致EMI增加。這充分說明
，對電場控製不佳通常也會導致磁場抑製不佳。用 來控製電路板中電磁場的措施與用來抑製IC封裝中電磁場的措施大體相似。正如同PCB設計的情況，IC封裝設計將極大地影響EMI。

 

　　電路中相當一部分電磁輻射是由電源總線中的電壓瞬變造成的。當彙的輸出級發：跳變並驅動相連的PCB線為邏輯“高”時
，彙芯片將從電源中吸納電流
，提 供輸出級月需的能量。對於IC不斷轉換所產生的超高頻電流而言
，電源總線姑子PCB上的去輥網絡止於彙的輸出級。如果輸出級的信號上升時間為1.0ns， 那麼IC要在1.0ns這麼短的時P 內從電源上吸納足夠的電流來驅動PCB上的傳輸線。電源總線上電壓的瞬變取決於電源j線路徑上的申。感
、吸納的電流以及電流的傳輸時間。電壓的瞬變由公式 所定義
，L是電流傳輸路徑上電感的值;dj表示信號上升時間間隔內電流的變化;dz表示d流的傳輸時間(信號的上升時間)的變化。

 

　　由於IC管(guan)腳(jiao)以(yi)及(ji)內(nei)部(bu)電(dian)路(lu)都(dou)是(shi)電(dian)源(yuan)總(zong)線(xian)的(de)一(yi)部(bu)分(fen)，而(er)且(qie)吸(xi)納(na)電(dian)流(liu)和(he)輸(shu)出(chu)信(xin)號(hao)的(de)上(shang)於(yu)時(shi)間(jian)也(ye)在(zai)一(yi)定(ding)程(cheng)度(du)上(shang)取(qu)決(jue)於(yu)彙(hui)的(de)工(gong)藝(yi)技(ji)術(shu)，因(yin)此(ci)選(xuan)擇(ze)合(he)適(shi)的(de)彙(hui)就(jiu)可(ke)以(yi)在(zai)很(hen)大(da)程(cheng)度(du)上(shang)控(kong)偉(wei)上(shang)述(shu)公(gong)式(shi)中(zhong)提(ti)到(dao)的(de)三(san)個(ge)要(yao)素(su)。

 

 

　　IC封裝通常包括矽基芯片、一個小型的內部PCB以及焊盤。矽基芯片安裝在小型64PCB上
，通過綁定線實現矽基芯片與焊盤之間的連接，在某些封裝中也可以實 現直接連接小型PCB實shi現xian矽gui基ji芯xin片pian上shang的de信xin號hao和he電dian源yuan與yu彙hui封feng裝zhuang上shang的de對dui應ying管guan腳jiao之zhi間jian的de連lian接jie
，這zhe樣yang就jiu實shi到dao了le矽gui基ji芯xin片pian上shang信xin號hao和he電dian源yuan節jie點dian的de對dui外wai延yan伸shen。因yin此ci，該gai彙hui的de電dian源yuan和he 信號的傳輸路徑包括餡基芯片、與小型PCB之間的連線
、PCB走線以及彙封裝的輸入和輸出管腳。對電容和宅感(對應於電場和磁場)控製的好壞在很大程度上 取決於整個傳輸路徑設計的好壞，某些設計特征將直接影響整個IC芯片封裝的電容和電感。

 

　　先(xian)看(kan)矽(gui)基(ji)芯(xin)片(pian)與(yu)內(nei)部(bu)小(xiao)電(dian)路(lu)板(ban)之(zhi)間(jian)的(de)連(lian)接(jie)方(fang)式(shi)。許(xu)多(duo)的(de)彙(hui)芯(xin)片(pian)都(dou)采(cai)用(yong)綁(bang)定(ding)線(xian)來(lai)實(shi)頸(jing)矽(gui)基(ji)芯(xin)片(pian)與(yu)內(nei)部(bu)小(xiao)電(dian)路(lu)板(ban)之(zhi)間(jian)的(de)連(lian)接(jie)

，這(zhe)是(shi)一(yi)種(zhong)在(zai)矽(gui)基(ji)芯(xin)片(pian)與(yu)內(nei)部(bu)小(xiao)電(dian)路(lu)板(ban)之(zhi) 間的極細6t電線。這種技術之所以應用廣泛是因為矽基芯片和內部小電路板的熱脹係數(CU)相近‘芯片本身是一種矽基器件，其熱脹係數與典型的PCB材料 (如環氧樹脂)的熱脹係數有相大的差別。如：果矽基芯片的電氣連接點直接安裝在內部小PCB上的話，那麼在一段相對較短的時間之後
，IC封裝內部溫度的變 huadaozhirezhanglengsuo，zhezhongfangshidelianjiejiuhuiyinweiduanlieershixiao。bangdingxianshiyizhongshiyingzhezhongteshuhuanjingdeyinxianfangshi，takeyichengshoujiaodafuhedewanqubianxingerburongyiduanlie

 

　　采cai用yong綁bang定ding線xian的de問wen題ti在zai於yu，每mei一yi個ge信xin號hao或huo者zhe電dian源yuan線xian的de電dian流liu環huan路lu麵mian積ji的de增zeng加jia將jiang導dao致zhi電dian感gan值zhi升sheng高gao。獲huo得de較jiao低di電dian感gan值zhi的de優you良liang設she計ji就jiu是shi實shi現xian矽gui基ji芯xin片pian與yu內nei部buPCB之間的直 接連接，也就是說矽基芯片的連接點直接聯結在 PCB的焊盤上。這就要求選擇使用一種特殊的PCB板基材料，這種材料應該具有極低的熱膨脹係數。而選擇這種材料將導致彙芯片整體成本的增加
，因而采用這 種工藝技術的芯片並不常見，但是隻要這種將矽基芯片與載體PCB直接連接的IC存在：並且在設計方案中可行，那麼采用這樣的IC器件就是較好的選擇。

 

　　一(yi)般(ban)來(lai)說(shuo)，在(zai)彙(hui)封(feng)裝(zhuang)設(she)計(ji)中(zhong)
，降(jiang)低(di)電(dian)感(gan)並(bing)且(qie)增(zeng)大(da)信(xin)號(hao)與(yu)對(dui)應(ying)回(hui)路(lu)之(zhi)間(jian)或(huo)者(zhe)電(dian)源(yuan)與(yu)地(di)之(zhi)間(jian)電(dian)容(rong)是(shi)選(xuan)擇(ze)集(ji)成(cheng)電(dian)路(lu)芯(xin)片(pian)過(guo)程(cheng)的(de)首(shou)要(yao)考(kao)慮(lv)因(yin)素(su)。舉(ju)例(li)來(lai)說(shuo)，小(xiao)間(jian)距(ju)的(de)表(biao)麵(mian) 貼裝與大間距的表麵貼裝：工藝相比
，應該優先考慮選擇采用小間距的表麵貼裝工藝封裝的彙芯片，而這兩種類型的表麵貼裝工藝封裝的IC芯片都優於過孔引線類 型的封裝。BGAfengzhuangdehuixinpiantongrenhechangyongdefengzhuangleixingxiangbijuyouzuidideyinxiandiangan。congdianronghediangankongzhidejiaodulaikan，xiaoxingdefengzhuanghegengxidejianjutongchangzongshidaibiaoxingnengdetigao。

 

　　引(yin)線(xian)結(jie)構(gou)設(she)計(ji)的(de)一(yi)個(ge)重(zhong)要(yao)特(te)征(zheng)是(shi)管(guan)腳(jiao)的(de)分(fen)配(pei)。由(you)於(yu)電(dian)感(gan)和(he)電(dian)容(rong)值(zhi)的(de)大(da)小(xiao)都(dou)取(qu)決(jue)於(yu)信(xin)號(hao)或(huo)者(zhe)是(shi)電(dian)源(yuan)與(yu)返(fan)回(hui)路(lu)徑(jing)之(zhi)間(jian)的(de)接(jie)近(jin)程(cheng)度(du)，因(yin)此(ci)要(yao)考(kao)慮(lv)足(zu)夠(gou)多(duo)的(de)返(fan)回(hui)路(lu)徑(jing)。

 

　　電(dian)源(yuan)管(guan)腳(jiao)和(he)地(di)管(guan)腳(jiao)應(ying)該(gai)成(cheng)對(dui)分(fen)配(pei)，每(mei)一(yi)個(ge)電(dian)源(yuan)管(guan)腳(jiao)都(dou)應(ying)該(gai)有(you)對(dui)應(ying)的(de)地(di)管(guan)腳(jiao)相(xiang)鄰(lin)分(fen)布(bu)，而(er)且(qie)在(zai)這(zhe)種(zhong)引(yin)線(xian)結(jie)構(gou)中(zhong)應(ying)該(gai)分(fen)配(pei)多(duo)個(ge)電(dian)源(yuan)管(guan)腳(jiao)和(he)地(di)管(guan)腳(jiao)對(dui)。這(zhe)兩(liang)方(fang)麵(mian)的(de)特(te)征(zheng) 都將極大地降低電源和地之間的環路電感
，有助於減少電源總線上的電壓瞬變
，從而降低EAdI。由於習慣上的原因，現在市場上的許多彙芯片並沒有完全遵循上 述設計規則，但IC設計和生產廠商都深刻理解這種設計方法的優點，因而在新的IC芯片設計和發布時IC廠商更關注電源的連接。

 

　　理想情況下，需要為每一個信號管腳都分配一個相鄰的信號返回管腳(如地管腳)。實際情況並非如此，眾多的IC廠商是采用其他折中方法。在BGA封裝 zhong
，yizhongxingzhiyouxiaodeshejifangfashizaimeizubagexinhaoguanjiaodezhongxinshezhiyigexinhaodefanhuiguanjiao

，zaizhezhongguanjiaopailiefangshixia，meiyigexinhaoyuxinhaofanhuilujingzhijianjinxiangchayigeguanjiaodeju 離。而對於四方扁平封裝(QFP)或者其他鷗翼(gullw切g)型封裝形式的IC來說，在信號組的中心放置一個信號的返回路徑是不現實的，即便這樣也必 須保證每隔4到6個管腳就放置一個信號返回管腳。需要注意的是，不同的彙工藝技術可能采用不同的信號返回電壓。有的IC使用地管腳(如TIL器件)作為信 號的返回路徑
，而有的 IC則使用電源管腳(如絕大多數的ECI‘器件)作為信號的返回路徑，也有的IC同時使用電源管腳和地管腳(比如大多數的CMoS器件)作為信號的返回路 徑。因此設計工程師必須熟悉設計中使用的IC芯片邏輯係列，了解它們的相關工作情況。

 

　　IC芯片中電源和地管腳的合理分布不僅能夠降低EMI
，而且可以極大地改善地彈反射(groundboltnce)xiaoguo。dangqudongchuanshuxiandeqijianshitujiangchuanshuxianxialadaoluojidishi
，didanfanshequerengranweichigaichuanshuxianzailuojidibizhidianpingzhishang
，didanfanshekenengdaozhidianludeshixiaohuozhechuxianguzhang。

 

　　IC封裝中另一個需要關注的重要問題是芯片內部的PCB設計
，內部PCB通常也是IC封裝中最大的組成部分，在內部PCB設計時如果能夠實現電容和電感的嚴格 控製，將極大地改善係統的整體EMI性能。如果這是一個兩層的PCB板
，至少要求PCB板的一麵為連續的地平麵層
，PCB板的另一麵是電源和信號的布線 層。更理想的情況是四層的PCB板
，中間的兩層分別是電源和地平麵層，外麵的兩層作為信號的布線層。由於彙封裝內部的PCB通常都非常薄，四層板結構的設 計將引出兩個高電容、低(di)電(dian)感(gan)的(de)布(bu)線(xian)層(ceng)，它(ta)特(te)別(bie)適(shi)合(he)於(yu)電(dian)源(yuan)分(fen)配(pei)以(yi)及(ji)需(xu)要(yao)嚴(yan)格(ge)控(kong)製(zhi)的(de)進(jin)出(chu)該(gai)封(feng)裝(zhuang)的(de)輸(shu)入(ru)輸(shu)出(chu)信(xin)號(hao)。低(di)阻(zu)抗(kang)的(de)平(ping)麵(mian)層(ceng)可(ke)以(yi)極(ji)大(da)地(di)降(jiang)低(di)電(dian)源(yuan)總(zong)線(xian)亡(wang)的(de)電(dian)壓(ya) 瞬變
，從而極大地改善EMI性能。這種受控的信號線不僅有利於降低EMI
，同樣對於確保進出彙的信號的完整性也起到重要的作用。

 

   

  合理分布IC芯片中電源和地管腳可以降低EMI，而IC封裝中如果在內部PCB設計時如果能夠實現電容和電感的嚴格控製
，也可以極大的改善EMI性能。