1 PCB板的選取

在PCB板設計中，相近傳輸線上的信號之間由於電磁場的相互耦合而發生串擾
，因此在進行PCB的電磁兼容設計時
，首先考慮PCB的尺寸
，PCB尺寸過大，印製線過長
，阻抗必然增加，抗噪聲能力下降，成本也會增加;PCB尺寸過小，鄰近傳輸線之間容易發生串擾，而且散熱性能不好。

根據電源、地的種類、信號線的密集程度、信號頻率、特殊布線要求的信號數量、周邊要素、成本價格等方麵的綜合因素來確定PCB板的層數。要滿足EMC的嚴格指標並且考慮製造成本，適當增加地平麵是PCB的EMC設(she)計(ji)最(zui)好(hao)的(de)方(fang)法(fa)之(zhi)一(yi)。對(dui)電(dian)源(yuan)層(ceng)而(er)言(yan)
，一(yi)般(ban)通(tong)過(guo)內(nei)電(dian)層(ceng)分(fen)割(ge)能(neng)滿(man)足(zu)多(duo)種(zhong)電(dian)源(yuan)的(de)需(xu)要(yao)，但(dan)若(ruo)需(xu)要(yao)多(duo)種(zhong)電(dian)源(yuan)供(gong)電(dian)，且(qie)互(hu)相(xiang)交(jiao)錯(cuo)，則(ze)必(bi)須(xu)考(kao)慮(lv)采(cai)用(yong)兩(liang)層(ceng)或(huo)兩(liang)層(ceng)以(yi)上(shang)的(de)電(dian)源(yuan)平(ping)麵(mian)。對(dui)信(xin)號(hao)層(ceng)而(er)言(yan)，除(chu)了(le)考(kao)慮(lv)信(xin)號(hao)線(xian)的(de)走(zou)線(xian)密(mi)集(ji)度(du)外(wai)，從(cong)EMC的角度，還需要考慮關鍵信號的屏蔽或隔離，以此確定是否增加相應層數。
　
2 PCB板的布局設計
　　
PCB的布局通常應遵循以下原則：
　　
(1)jinliangsuoduangaopinyuanqijianzhijiandelianxian
，jianshaotamendefenbucanshuhexianghuzhijiandedianciganrao。rongyishouganraodeyuanjianbunengkaodetaijin
，shurushuchuyingjinliangyuanli。
　　
(2)某些元器件或導線之間可能有較高的電壓，應加大他們之間的距離，以免放電引出意外短路。
　　
(3)發熱量大的器件應為散熱片留出空間，甚至應將其裝在整機的底版上
，以利於散熱。熱敏元件應遠離發熱元件。
　　
(4)按照電路的流程安排各功能單元的位置，使布局便於信號流通
，並使信號盡可能保持一致的方向。
　　
(5)以每個功能模塊的核心元件為中心，圍繞它進行布局，盡量減少和縮短各元器件之間的引線和連接長度。
　　
(6)綜合考慮各元件之間的分布參數。盡可能使元器件平行排列，這樣不僅有利於增強抗幹擾能力，而且外觀美觀，易於批量生產。

3 元器件的布局設計
　　
相比於分立元件，集成電路元器件具有密封性好、焊點少、失(shi)效(xiao)率(lv)低(di)的(de)優(you)點(dian)，應(ying)優(you)先(xian)選(xuan)用(yong)。同(tong)時(shi)，選(xuan)用(yong)信(xin)號(hao)斜(xie)率(lv)較(jiao)慢(man)的(de)器(qi)件(jian)，可(ke)降(jiang)低(di)信(xin)號(hao)所(suo)產(chan)生(sheng)的(de)高(gao)頻(pin)成(cheng)分(fen)，充(chong)分(fen)使(shi)用(yong)貼(tie)片(pian)元(yuan)器(qi)件(jian)能(neng)縮(suo)短(duan)連(lian)線(xian)長(chang)度(du)，降(jiang)低(di)阻(zu)抗(kang)
，提(ti)高(gao)電(dian)磁(ci)兼(jian)容(rong)性(xing)。
　　
yuanqijianbuzhishi，shouxiananyidingdefangshifenzu，tongzudefangzaiyiqi，buxiangrongdeqijianyaofenkaibuzhi
，yibaozhenggeyuanqijianzaikongjianshangbuxianghuganrao。lingwai，zhongliangjiaodadeyuanqijianyingcaiyongzhijiaguding。

4 PCB板的布線設計
　　
PCB布線設計總的原則是先時鍾

、敏感信號線
，再布高速信號線，最後不重要信號線。布線時，在總的原則前提下，還需考慮以下細節：
　　
(1)在多層板布線中，相鄰層之間最好采用“井”字形網狀結構。
　　
(2)減少導線彎折，避免導線寬度突變，為防止特性阻抗變化
，信號線拐角處應設計成弧形或用45度折線連接。

(3)PCB板的最外層導線或元器件離印製板邊緣距離不小於2mm，不但可防止特性阻抗變化
，還有利於PCB裝夾。
　　
(4)對於必須鋪設大麵積銅箔的器件，應該用柵格狀，並且通過過孔與地層相連。
　　
(5)短而細的導線能有效抑製幹擾
，但太小的線寬會增加導線電阻，導線的最小寬度可視通過導線的最大電流而定，一般而言，對於厚度為0.05mm，寬度為1mm銅箔允許的電流負荷為1A。對於小功率數字集成電路，選用0.2-0.5mm線寬即可。在同一PCB中，地線、電源線寬應大於信號線。

5 PCB板的電源線設計
　　
(1)根據印製板PCB電dian流liu的de大da小xiao
，盡jin量liang加jia粗cu電dian源yuan線xian和he地di線xian的de寬kuan度du，減jian少shao環huan路lu電dian阻zu，同tong時shi，使shi電dian源yuan線xian地di線xian的de走zou向xiang和he數shu據ju傳chuan遞di方fang向xiang一yi致zhi，有you助zhu於yu增zeng強qiang抗kang噪zao聲sheng能neng力li。
　　
(2)盡量選用貼片元件，縮短引腳長度，減少去耦電容供電回路麵積，減少元件分布電感的影響。
　　
(3)在電源變壓器前端加電源濾波器
，抑製共模噪聲和差模噪聲，隔離外部和內部脈衝噪聲的幹擾。
　　
(4)yinzhidianlubandegongdianxianluyingjiashanglvbodianronghequoudianrong。zaibandedianyuanyinruduanjiashangjiaodarongliangdedianjiedianrongzuodipinlvbo，zaibinglianyigerongliangjiaoxiaodecipiandianrongzuogaopinlvbo。
　　
(5)不要把模擬電源和數字電源重疊放置，以免產生耦合電容，造成相互幹擾。

6 PCB板的地線設計
　　
(1)為(wei)了(le)減(jian)少(shao)地(di)環(huan)路(lu)幹(gan)擾(rao)，必(bi)須(xu)想(xiang)辦(ban)法(fa)消(xiao)除(chu)環(huan)路(lu)電(dian)流(liu)的(de)形(xing)成(cheng)，具(ju)體(ti)可(ke)采(cai)用(yong)隔(ge)離(li)變(bian)壓(ya)器(qi)
，光(guang)耦(ou)隔(ge)離(li)等(deng)切(qie)斷(duan)地(di)環(huan)路(lu)電(dian)流(liu)的(de)形(xing)成(cheng)或(huo)采(cai)用(yong)平(ping)衡(heng)電(dian)路(lu)消(xiao)除(chu)環(huan)路(lu)電(dian)流(liu)等(deng)。
　　
(2)為了消除公共阻抗的耦合
，應減小公共地線部分的阻抗，加粗導線或對地線鋪銅;另一方麵可通過適當的接地方式避免相互幹擾，如並聯單點接地，串聯混合單點接地
，徹底消除公共阻抗。
　　
(3)為(wei)消(xiao)除(chu)數(shu)字(zi)器(qi)件(jian)對(dui)模(mo)擬(ni)器(qi)件(jian)的(de)幹(gan)擾(rao)，數(shu)字(zi)地(di)和(he)模(mo)擬(ni)地(di)應(ying)分(fen)開(kai)
，並(bing)單(dan)獨(du)設(she)置(zhi)模(mo)擬(ni)地(di)和(he)數(shu)字(zi)地(di)。高(gao)頻(pin)電(dian)路(lu)多(duo)采(cai)用(yong)串(chuan)聯(lian)接(jie)地(di)方(fang)式(shi)，地(di)線(xian)要(yao)短(duan)而(er)且(qie)粗(cu)，高(gao)頻(pin)元(yuan)件(jian)周(zhou)圍(wei)盡(jin)量(liang)用(yong)柵(zha)格(ge)狀(zhuang)大(da)麵(mian)積(ji)鋪(pu)銅(tong)加(jia)以(yi)屏(ping)蔽(bi)。

7 PCB板的晶振電路的布局
　　
晶振電路的頻率較高，這使它成為係統中的重要幹擾源。關於晶振電路的布局
，有以下注意事項：
　　
(1)晶振電路盡量靠近集成塊，所有連接晶振輸入/輸出端的印製線盡量短，以減少噪聲幹擾及分布電容對晶振的影響。
　　
(2)晶振電容地線應使用盡量寬而短的印製線連接至器件上;離晶振最近的數字地引腳
，應盡量減少過孔。
　　
(3)晶振外殼接地。

8 PCB板的靜電防護設計
　　
靜電放電的特點是高電位、低電荷
、大電流和短時間，對PCB設計的靜電防護問題可從以下幾方麵進行考慮：
　　
(1)盡量選擇抗靜電等級高的元器件，抗靜電能力差的敏感元件應遠離靜電放電源。試驗證明
，每千伏靜電電壓的擊穿距離約1mm
，因此若將元器件同靜電放電源保持16mm距離，即可抵抗約16KV的靜電電壓。
　　
(2)保證信號回流具有最短通路
，有選擇性的加入濾波電容和去耦電容，提高信號線的靜電放電免疫能力。
　　
(3)采用保護器件如電壓瞬態抑製二極管，對電路進行保護設計。
　　
(4)相關人員在接觸PCB時務必帶上靜電手環，避免人體電荷移動而導致靜電積累損傷。