【導讀】“眾人拾柴火焰高” ——資源整合通常會帶來更好的結果。畢竟 “三個臭皮匠
，頂個諸葛亮”，在電子領域也是如此：較之單一的走線，差分對布線更受青睞。

本文要點

●PCB 差分對的基礎知識。

●差分對布線指南
，實現更好的布線設計。

●高效利用 PCB 設計工具。

“眾人拾柴火焰高” ——資源整合通常會帶來更好的結果。畢竟 “三個臭皮匠
，頂個諸葛亮”
，在電子領域也是如此：較之單一的走線
，差分對布線更受青睞。

不(bu)過(guo)，差(cha)分(fen)對(dui)布(bu)線(xian)可(ke)能(neng)沒(mei)那(na)麼(me)容(rong)易(yi)，因(yin)為(wei)它(ta)們(men)必(bi)須(xu)遵(zun)循(xun)特(te)定(ding)的(de)規(gui)則(ze)
，這(zhe)樣(yang)才(cai)能(neng)確(que)保(bao)信(xin)號(hao)的(de)性(xing)能(neng)。這(zhe)些(xie)規(gui)則(ze)決(jue)定(ding)了(le)一(yi)些(xie)細(xi)節(jie)，如(ru)差(cha)分(fen)對(dui)的(de)走(zou)線(xian)寬(kuan)度(du)和(he)間(jian)距(ju)，以(yi)及(ji)許(xu)多(duo)其(qi)他(ta)方(fang)麵(mian)，如(ru)導(dao)線(xian)如(ru)何(he)在(zai)電(dian)路(lu)板(ban)上(shang)一(yi)起(qi)布(bu)線(xian)。如(ru)果(guo)使(shi)用(yong)了(le)大(da)量(liang)的(de)差(cha)分(fen)對(dui)，即(ji)使(shi)設(she)計(ji)師(shi)已(yi)經(jing)為(wei)每(mei)個(ge)信(xin)號(hao)布(bu)設(she)了(le)兩(liang)條(tiao)單(dan)獨(du)的(de)走(zou)線(xian)，也(ye)會(hui)對(dui)電(dian)路(lu)板(ban)其(qi)他(ta)部(bu)分(fen)的(de)布(bu)線(xian)產(chan)生(sheng)很(hen)大(da)的(de)影(ying)響(xiang)。本(ben)文(wen)將(jiang)詳(xiang)細(xi)介(jie)紹(shao)差(cha)分(fen)對(dui)的(de)布(bu)線(xian)和(he)一(yi)些(xie)需(xu)要(yao)注(zhu)意(yi)的(de)潛(qian)在(zai)問(wen)題(ti)。

1. PCB 差分對的基礎知識

在開始了解差分對布線的潛在困難和解決方案之前
，先回顧一下基礎知識。有過 PCB layout 經jing驗yan的de人ren一yi定ding熟shu悉xi單dan端duan信xin號hao。單dan端duan信xin號hao是shi指zhi在zai一yi條tiao走zou線xian上shang傳chuan輸shu信xin號hao

，然ran後hou使shi用yong一yi個ge共gong同tong的de參can考kao平ping麵mian作zuo為wei信xin號hao的de返fan回hui路lu徑jing。當dang我wo們men在zai電dian路lu板ban上shang布bu線xian時shi，接jie地di平ping麵mian是shi信xin號hao的de返fan回hui路lu徑jing，這zhe就jiu是shi單dan端duan信xin號hao。大da多duo數shu PCB 網絡都是這樣布線的。

然而，這種布線方式有一個問題：隨著傳輸線速度提高
，單端信號可能會受到一些問題的影響，包括串擾噪音和電磁幹擾 (EMI)。此時

，差分信號就派上了用場。

差(cha)分(fen)信(xin)號(hao)使(shi)用(yong)兩(liang)個(ge)互(hu)補(bu)的(de)信(xin)號(hao)來(lai)傳(chuan)輸(shu)一(yi)個(ge)數(shu)據(ju)信(xin)號(hao)，但(dan)第(di)二(er)個(ge)信(xin)號(hao)與(yu)第(di)一(yi)個(ge)信(xin)號(hao)的(de)相(xiang)位(wei)相(xiang)反(fan)。信(xin)號(hao)接(jie)收(shou)器(qi)使(shi)用(yong)反(fan)相(xiang)和(he)同(tong)相(xiang)信(xin)號(hao)之(zhi)間(jian)的(de)差(cha)異(yi)來(lai)破(po)譯(yi)信(xin)息(xi)。使(shi)用(yong)差(cha)分(fen)對(dui)布(bu)線(xian)傳(chuan)輸(shu)信(xin)號(hao)有(you)一(yi)些(xie)重(zhong)要(yao)的(de)好(hao)處(chu)，首(shou)先(xian)是(shi)能(neng)減(jian)少(shao)噪(zao)音(yin)和(he) EMI：

●chuanrudeganraojiangbeijundengditianjiadaofanxianghetongxiangdexinhaozhong。youyujieshouqishiduilianggexinhaozhijiandechayizuochufanying，wulunshifoushoudaoyingxiang
，yingxiangdoushizuixiaode。yuyingxiangdanduanxinhaodeganraoxiangbi
，zheyangdexingnengyaohaodeduo。

●差分對的電磁場大小相等
，但極性相反，因此來自兩條走線的幹擾通常可以相互抵消。

印刷電路板上的差分對布線

與單端信號相比，差分對還有一個優勢
，那就是它們可以在較低的電壓下工作。單條走線必須在較高的電壓下工作，以確保其信噪比 (SNR) 足以抵禦任何傳入的噪聲。差分對對噪聲的抗幹擾能力更強，因此需要的電壓更低，這提供了一些額外的好處：

●所需的電壓更低意味著功耗也更低。

●信號的電壓轉換將更小，有助於確保電路板的電源完整性。

●在較低的信號電壓下可以使用較高的工作頻率。

●電壓越低，輻射的 EMI 就越少。

如上所述，在電路板上使用差分信號有諸多好處
，但也要付出一些代價。

2. PCB layout 中與差分對相關的問題

rushangwensuoshu，shiyongchafenduibuxianyouzhuduohaochu，danyeyouyixiequedian。diyigeyeshizuimingxiandewentishi，bixuweimeigexinhaobusheliangtiaozouxian。zhebujinshidianlubanshangdebuxianliangzengjialeyibei，erqieyouyuchafenduiyouewaideguize，haihuizhanyonggengduodekongjian。womenlaikankanshejishizaijinxingchafenduibuxianshibudebumianduideyixienanti。

差分對中兩條走線的長度必須相等

差分對的一大優勢是，通過兩個極性相反的均等信號來代表信號，可以消除噪聲和 EMI。但如果線路的長度不相等，這種平衡就會遭到破壞
，並可能反過來產生共模噪聲和嚴重的 EMI 問題。如果線路的長度不一致，信號的上升和下降時間越長，問題就會越嚴重。

差分對走線的寬度和間距必須始終保持一致

走zou線xian靠kao得de越yue近jin，差cha分fen對dui之zhi間jian的de耦ou合he性xing就jiu越yue好hao。然ran而er，當dang走zou線xian的de間jian距ju發fa生sheng變bian化hua時shi，差cha分fen阻zu抗kang也ye會hui發fa生sheng變bian化hua，從cong而er導dao致zhi阻zu抗kang不bu匹pi配pei以yi及ji額e外wai的de潛qian在zai噪zao聲sheng和he EMI。

為了避免這種情況，差分對必須一起布線，並且寬度要相同
，當在電路板上的障礙物（如過孔或較小的器件）周圍進行布線時，這可能是個難題。

示例：不在障礙物周圍進行差分對布線

為了讓差分對布線發揮最佳性能，要遵循一些基本規則，接下來將一一討論。

3. 差分對布線指南

為了在電路板上獲得最佳的信號性能和完整性
，以下是 PCB 設計師需要注意的一些差分對布線規則：

差分對需要一起布線

對於布線團隊來說，差分對的兩條走線需要清楚地標記為差分對，以便在信號的整個長度上一起布線。

●ruguokenengdehua，jinliangbimianshiyongguokong。ruguobixuyaoshiyong，yinggaiduichengbaifangyiduiguokong。jinliangshiguokongkaodehenjin
，tamenxiangduiyubuxianhanpandeweizhiyinggaishijundengde。

●最好使用內層布線，以盡量減少串擾，但這意味著使用過孔過渡到各層。

●確保差分對與其他走線彼此分離。通常，間隔距離應為正常走線寬度間距的三倍。

●如果可能的話，考慮在相鄰的信號層上進行側麵差分對布線。這將帶來更高的布線密度和更好的串擾控製。

兩條走線之間的布線保持對稱

成功的差分對布線應該使兩條線路之間形成鏡像。要做到這一點，在布線時要考慮：

●規劃布線方式
，避免障礙物，如過孔或無源器件，以保持差分對的對稱性（如上圖所示）。

●規劃焊盤入口和出口的布線，使走線之間盡可能形成鏡像。

●在走線的整個長度上使用相同的走線寬度。

●差分對走線之間的間距保持一致。

●差分對走線的長度保持一致

如(ru)前(qian)所(suo)述(shu)，差(cha)分(fen)對(dui)走(zou)線(xian)的(de)長(chang)度(du)必(bi)須(xu)是(shi)相(xiang)同(tong)的(de)。為(wei)此(ci)，可(ke)以(yi)在(zai)較(jiao)短(duan)的(de)那(na)條(tiao)線(xian)路(lu)上(shang)添(tian)加(jia)蛇(she)形(xing)走(zou)線(xian)，使(shi)兩(liang)者(zhe)長(chang)度(du)相(xiang)等(deng)。雖(sui)然(ran)這(zhe)將(jiang)稍(shao)微(wei)改(gai)變(bian)線(xian)路(lu)的(de)對(dui)稱(cheng)性(xing)，但(dan)長(chang)度(du)相(xiang)等(deng)更(geng)加(jia)重(zhong)要(yao)。如(ru)果(guo)長(chang)度(du)不(bu)均(jun)等(deng)是(shi)由(you)於(yu)焊(han)盤(pan)位(wei)置(zhi)不(bu)對(dui)稱(cheng)
，可(ke)試(shi)著(zhe)在(zai)線(xian)路(lu)的(de)這(zhe)個(ge)區(qu)域(yu)添(tian)加(jia)蛇(she)形(xing)走(zou)線(xian)。

雖然在進行差分對布線時需要關注很多問題
，但 PCB 設計 CAD 工具通常有很多功能，可以幫助我們配置差分對布線的方式。

Cadence Allegro PCB Designer 約束管理器中的差分對布線規則

使用PCB CAD 工具進行差分對布線

曾幾何時，PCB layout 設計師隻能手動進行差分對布線。他們需要花費大量精力來確保線路保持對稱，而在布線之後再修改走線堪稱一場噩夢。現在

， Cadence Allegro PCB Designer zheyangdegongjutigonglezidongdechafenduibuxiangongneng，zaibuxianshikeyiqingsongquebaochafenduizhijianbaochishidangdekuanduhejianju。ciwai，haikeyitianjiaguizeheyueshu，yiguanlichafenduidegegefangmian。

在上圖中可以看到
，Cadence 的 PCB layout 工具中使用 Constraint Manager 來lai管guan理li包bao括kuo差cha分fen對dui在zai內nei的de不bu同tong設she計ji規gui則ze。其qi中zhong包bao括kuo走zou線xian的de寬kuan度du和he間jian距ju，允yun許xu走zou線xian蜿wan蜒yan的de長chang度du，以yi及ji布bu線xian圖tu
，包bao括kuo焊han盤pan的de入ru口kou和he出chu口kou。借jie助zhu這zhe一yi工gong具ju，我wo們men可ke以yi為wei差cha分fen對dui輸shu入ru所suo有you相xiang關guan的de規gui則ze，確que保bao它ta們men符fu合he具ju體ti的de電dian路lu需xu求qiu。

（文章來源： Cadence楷登PCB及封裝資源中心）

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息
，版權歸原作者所有。本文所用視頻
、圖片、文字如涉及作品版權問題
，請聯係小編進行處理。

推薦閱讀：

升級電機控製
，加速物流智能化

提高電源轉換器性能的低 RDS(on) SiC FET（SiC FET 架構顯示出多項優勢）

射頻天線實現和調試的最佳實踐

開關電源環路穩定性分析(五)（環路的分析）

ups電源在線式和後備式的區別