硬件工程師：主要負責電路分析、設計；並以電腦軟件為工具進行PCB設計，待工廠PCB製作完畢並且焊接好電子元件之後進行測試、調試；

 

軟件工程師：主要負責單片機、DSP、ARM
、FPGA等嵌入式程序的編寫及調試。FPGA程序有時屬硬件工程師工作範疇。

 

設計中常犯的20個錯誤總結

 

錯誤一

 

這些拉高/拉低的電阻用多大的阻值關係不大，就選個整數5K吧。

 

點評：市場上不存在5K的阻值

，最接近的是 4.99K（精度1%），其次是5.1K（精度5%），其成本分別比精度為20%的4.7K高4倍和2倍。20%精度的電阻阻值隻有1
、1.5、2.2、 3.3、4.7
、6.8幾個類別（含10的整數倍）；類似地，20%精度的電容也隻有以上幾種值，如果選了其它的值就必須使用更高的精度
，成本就翻了幾 倍，卻不能帶來任何好處。

 

錯誤二

 

這部分電路隻要要求軟件這樣設計就不會有問題。

 

點評：硬(ying)件(jian)上(shang)很(hen)多(duo)電(dian)氣(qi)特(te)性(xing)直(zhi)接(jie)受(shou)軟(ruan)件(jian)控(kong)製(zhi)
，但(dan)軟(ruan)件(jian)是(shi)經(jing)常(chang)發(fa)生(sheng)意(yi)外(wai)的(de)，程(cheng)序(xu)跑(pao)飛(fei)了(le)之(zhi)後(hou)無(wu)法(fa)預(yu)料(liao)會(hui)有(you)什(shen)麼(me)操(cao)作(zuo)。設(she)計(ji)者(zhe)應(ying)確(que)保(bao)不(bu)論(lun)軟(ruan)件(jian)做(zuo)什(shen)麼(me)樣(yang)的(de)操(cao)作(zuo)硬(ying)件(jian)都(dou)不(bu)應(ying)在(zai)短(duan)時(shi)間(jian)內(nei)發(fa)生(sheng)永(yong)久(jiu)性(xing)損(sun)壞(huai)。

 

錯誤三

 

這點邏輯用74XX的門電路搭也行，但太土
，還是用CPLD吧，顯得高檔多了。

 

點評：74XX的門電路隻幾毛錢，而CPLD至少也得幾十塊。成本提高了N倍不說
，還給生產、文檔等工作增添數倍的工作。

 

錯誤四

 

這板子的PCB設計要求不高
，就用細一點的線
，自動布吧。

 

點評：自動布線必然要占用更大的PCB麵積

，同時產生比手動布線多好多倍的過孔

，在批量很大的產品中，PCB廠家降價所考慮的因素除了商務因素外，就是線寬和過孔數量，它們分別影響到PCB的成品率和鑽頭的消耗數量，節約了供應商的成本
，也就給降價找到了理由。

 

錯誤五

 

我們這係統是220V供電，就不用在乎功耗問題了。

 

點評：低功耗設計並不僅僅是為了省電，更多的好處在於降低了電源模塊及散熱係統的成本
、由於電流的減小也減少了電磁輻射和熱噪聲的幹擾。隨著設備溫度的降低，器件壽命則相應延長（半導體器件的工作溫度每提高10度，壽命則縮短一半）。

 

錯誤六

 

這些總線信號都用電阻拉一下，感覺放心些。

 

點評：信(xin)號(hao)需(xu)要(yao)上(shang)下(xia)拉(la)的(de)原(yuan)因(yin)很(hen)多(duo)
，但(dan)也(ye)不(bu)是(shi)個(ge)個(ge)都(dou)要(yao)拉(la)。上(shang)下(xia)拉(la)電(dian)阻(zu)拉(la)一(yi)個(ge)單(dan)純(chun)的(de)輸(shu)入(ru)信(xin)號(hao)，電(dian)流(liu)也(ye)就(jiu)幾(ji)十(shi)微(wei)安(an)以(yi)下(xia)，但(dan)拉(la)一(yi)個(ge)被(bei)驅(qu)動(dong)了(le)的(de)信(xin)號(hao)
，其(qi)電(dian)流(liu)將(jiang)達(da)毫(hao)安(an) 級，現在的係統常常是地址數據各32位
，可能還有244/245隔離後的總線及其它信號，都上拉的話，幾瓦的功耗就耗在這些電阻上了（不要用8毛錢一度電 的觀念來對待這幾瓦的功耗）。

 

錯誤七

 

CPU和FPGA的這些不用的I/O口怎麼處理呢？先讓它空著吧，以後再說。

 

點評：不用的I/O口如果懸空的話，受外界的一點點幹擾就可能成為反複振蕩的輸入信號了，而MOS器件的功耗基本取決於門電路的翻轉次數。如果把它上拉的話，每個引腳也會有微安級的電流，所以最好的辦法是設成輸出（當然外麵不能接其它有驅動的信號）。

 

錯誤八

 

這款FPGA還剩這麼多門用不完，可盡情發揮吧。

 

點評：FGPA的功耗與被使用的觸發器數量及其翻轉次數成正比
，所以同一型號的FPGA在不同電路不同時刻的功耗可能相差100倍。盡量減少高速翻轉的觸發器數量是降低FPGA功耗的根本方法。

 

錯誤九

 

這些小芯片的功耗都很低，不用考慮。

 

點評：對於內部不太複雜的芯片功耗是很難確定的，它主要由引腳上的電流確定，一個ABT16244，沒有負載的話耗電大概不到1毫安，但它的指標是每個腳可 驅動60毫安的負載（如匹配幾十歐姆的電阻）
，即滿負荷的功耗最大可達60*16=960mA，當然隻是電源電流這麼大
，熱量都落到負載身上了。

 

錯誤十

 

存儲器有這麼多控製信號，我這塊板子隻需要用OE和WE信號就可以了，片選就接地吧，這樣讀操作時數據出來得快多了。

 

點評：大部分存儲器的功耗在片選有效時（不論OE和WE如何）將比片選無效時大100倍以上
，所以應盡可能使用CS來控製芯片，並且在滿足其它要求的情況下盡可能縮短片選脈衝的寬度。

 

錯誤十一

 

這些信號怎麼都有過衝啊？隻要匹配得好
，就可消除了。

 

點評：除了少數特定信號外（如100BASE-T

、CML），都是有過衝的，隻要不是很大，並不一定都需要匹配
，即使匹配也並非要匹配得最好。象TTL的輸 出阻抗不到50歐姆，有的甚至20歐姆，如果也用這麼大的匹配電阻的話，那電流就非常大了
，功耗是無法接受的
，另外信號幅度也將小得不能用，再說一般信號 在輸出高電平和輸出低電平時的輸出阻抗並不相同
，也辦法做到完全匹配。所以
，TTL、LVDS、422等信號的匹配隻要做到過衝可以接受即可。

 

錯誤十二

 

降低功耗都是硬件人員的事，與軟件沒關係。

 

點評：硬件隻是搭個舞台，唱戲的卻是軟件，總線上幾乎每一個芯片的訪問
、每一個信號的翻轉差不多都由軟件控製的，如果軟件能減少外存的訪問次數（多使用寄存 器變量、多使用內部CACHE等）、及時響應中斷（中斷往往是低電平有效並帶有上拉電阻）及其它爭對具體單板的特定措施都將對降低功耗作出很大的貢獻。

 

錯誤十三

 

這主頻100M的CPU隻能處理70%，換200M主頻的就沒事了

 

點評：係統的處理能力牽涉到多種多樣的因素，在通信業務中其瓶頸一般都在存儲器上，CPU再快，外部訪問快不起來也是徒勞。

 

錯誤十四

 

CPU用大一點的CACHE
，就應該快了。

 

點評：CACHE的增大，並不一定就導致係統性能的提高
，在某些情況下關閉CACHE反而比使用CACHE還快。原因是搬到CACHE中的數據必須得到多次 重複使用才會提高係統效率。所以在通信係統中一般隻打開指令CACHE
，數據CACHE即使打開也隻局限在部分存儲空間
，如堆棧部分。同時也要求程序設計 要兼顧CACHE的容量及塊大小，這涉及到關鍵代碼循環體的長度及跳轉範圍，如果一個循環剛好比CACHE大那麼一點點，又在反複循環的話

，那就慘了。

 

錯誤十五

 

一個CPU處理不過來，就用兩個分布處理，處理能力可提高一倍

 

點評：對於搬磚頭來說
，兩個人應該比一個人的效率高一倍；對於作畫來說，多一個人隻能幫倒忙。使用幾個CPU需對業務有較多的了解後才能確定，盡量減少兩個CPU間協調的代價
，使1+1盡可能接近2，千萬別小於1。

 

錯誤十六

 

這個CPU帶有DMA模塊
，用它來搬數據肯定快。

 

點評：真正的DMA是由硬件搶占總線後同時啟動兩端設備，在一個周期內這邊讀，那邊些。但很多嵌入CPU內的DMA隻是模擬而已，啟動每一次DMA之前要做 不少準備工作（設起始地址和長度等）
，在傳輸時往往是先讀到芯片內暫存，然後再寫出去，即搬一次數據需兩個時鍾周期
，比軟件來搬要快一些（不需要取指令
，沒有循環跳轉等額外工作）
，但如果一次隻搬幾個字節
，還要做一堆準備工作
，一般還涉及函數調用
，效率並不高。所以這種DMA隻對大數據塊才適用。

 

錯誤十七

 

為保證幹淨的電源，去偶電容是多多益善。

 

點評：總的來說去偶電容越多電源當然會更平穩，但太多了也有不利因素：浪費成本
、布線困難、上(shang)電(dian)衝(chong)擊(ji)電(dian)流(liu)太(tai)大(da)等(deng)。去(qu)偶(ou)電(dian)容(rong)的(de)設(she)計(ji)關(guan)鍵(jian)是(shi)要(yao)選(xuan)對(dui)容(rong)量(liang)並(bing)且(qie)放(fang)對(dui)地(di)方(fang)
，一(yi)般(ban)的(de)芯(xin)片(pian)手(shou)冊(ce)都(dou)有(you)爭(zheng)對(dui)去(qu)偶(ou)電(dian)容(rong)的(de)設(she)計(ji)參(can)考(kao)，最(zui)好(hao)按(an)手(shou)冊(ce)去(qu)做(zuo)。

 

錯誤十八

 

用戶操作錯誤發生問題就不能怪我了。

 

點評：yaoqiuyonghuyangeanshoucecaozuoshimeicuode，danyonghushiren，jiuyoufancuodeshihou，bunengshuopengcuoyigejianjiusiji
，chacuoyigechatoujiushaobanzi。suoyiduiyonghukenengfandegezhongcuowubixujiayibaohu。

 

錯誤十九

 

這板子壞的原因是對端的板子出問題了
，也不是我的責任。

 

點評：對(dui)於(yu)各(ge)種(zhong)對(dui)外(wai)的(de)硬(ying)件(jian)接(jie)口(kou)應(ying)有(you)足(zu)夠(gou)的(de)兼(jian)容(rong)性(xing)，不(bu)能(neng)因(yin)為(wei)對(dui)方(fang)信(xin)號(hao)不(bu)正(zheng)常(chang)

，你(ni)就(jiu)歇(xie)著(zhe)了(le)。它(ta)不(bu)正(zheng)常(chang)隻(zhi)應(ying)影(ying)響(xiang)到(dao)與(yu)其(qi)有(you)關(guan)的(de)那(na)部(bu)分(fen)功(gong)能(neng)，而(er)其(qi)它(ta)功(gong)能(neng)應(ying)能(neng)正(zheng)常(chang)工(gong)作(zuo)，不(bu)應(ying)徹(che)底(di)罷(ba)工(gong)，甚(shen)至(zhi)永(yong)久(jiu)損(sun)壞(huai)，而(er)且(qie)一(yi)旦(dan)接(jie)口(kou)恢(hui)複(fu)，你(ni)也(ye)應(ying)立(li)即(ji)恢(hui)複(fu)正(zheng)常(chang)。。

 

錯誤二十

 

我們的係統要求這麼高，包括MEM
、CPU
、FPGA等所有的芯片都要選最快的。

 

點評：在zai一yi個ge高gao速su係xi統tong中zhong並bing不bu是shi每mei一yi部bu分fen都dou工gong作zuo在zai高gao速su狀zhuang態tai，而er器qi件jian速su度du每mei提ti高gao一yi個ge等deng級ji
，價jia格ge差cha不bu多duo要yao翻fan倍bei，另ling外wai還hai給gei信xin號hao完wan整zheng性xing問wen題ti帶dai來lai極ji大da的de負fu麵mian影ying響xiang。